台积电将建造超级计算AI芯片 加速晶片级计算

　　在过去的一年中，像Cerebras这样的公司已经成为使用晶圆级处理的头条新闻。台积电希望扩大其业务领域，并计划构建其InFO_SoW（晶圆上集成扇出硅）技术，以便将来构建超级计算机级AI处理器。

　　台积电已经与Cerebras签订了建造晶圆级处理器的合同，但该公司也关注更广阔的市场，并相信晶圆级处理将证明对Cerebras以外的其他客户有吸引力。该公司表示将在16nm技术上构建这些芯片。

　　首字母缩写词汤

　　要了解台积电在这里构建的内容，需要解析多个缩写。集成式扇出是台积电多年来提供的一种封装技术。通常，在将晶片键合到封装之前将晶片切成小片，该封装大于物理小片。

　　对于需要绝对最小裸片尺寸的公司，这种安排并不理想。还有另一种技术，称为晶圆级处理，通过封装仍为晶圆一部分的裸片来消除尺寸差异。这样可以节省大量空间，但会限制芯片可用的电气连接数量。

　　InFO通过将更传统的模切工艺与其他步骤相结合来解决此限制，从而保留了晶圆级工艺（WLP）产生的大部分尺寸优势。以常规方式切割管芯，然后将其重新安装在第二个晶片上，每个管芯之间留有额外的空间用于连接。3Dincites 根据台积电在ECTC 2020上的演讲，对InFO_SoW 进行了深入研究。InFO_SoW的重点是要利用InFO提供的优势并将其扩展到晶片尺寸的处理模块。

　　晶圆级处理的理论优势之一是以最小的功耗实现了巨大的连接性。下面的幻灯片说明了其中的一些差异，包括PDN（配电网络）阻抗的显着降低。这些说法与去年研究小组报告的有关晶圆级处理的陈述相呼应。研究小组对这一想法进行了调查，认为这是现代时代扩展CPU性能的一种可行方法。

　　InFO_SoW只是台积电提供的一种高级封装技术。下面的幻灯片显示了其各种封装选项在功率效率和垂直互连间距方面的比较。

　　根据台积电的说法，它可以将带宽密度提高2倍，阻抗降低97％，同时将互连功耗降低15％。

　　不错，只要它可以工作。此外，TDP令人惊叹。即使我知道这个数字是针对整个12英寸晶圆的，但7,000WTDP还是让人大开眼界。台积电正在为Cerebras建造“芯片”，其中包含40万个内核和1.2万亿个晶体管。

　　包装是新热点

　　如果您考虑一下，AMD和英特尔近年来所拥护的大多数进步都是互连和封装方面的改进。小芯片及其相关的包装要求，以及HyperTransport Infinity Fabric 的开发和演变一直是AMD讨论的主要话题。同时，英特尔已经与EMIB，Foveros和Omni-Path进行了合作。

　　如今，每个人都专注于封装的原因是，通过管芯收缩和工艺节点改进，将更好的性能挤出晶体管变得越来越困难。改善包装技术是公司试图在不违反物理定律的前提下提高性能的方法之一。

　　这些晶圆级处理器永远不会成为您在家中安装的设备。Cerebras晶圆的估计成本为200万美元。晶圆级处理使我感兴趣的是，无论功能多么强大，云最终都可以在任何单个桌面安装上建立真正的优势。从理论上讲，只要我们能够解决延迟问题，晶圆级处理+云计算就可以改变计算领域。