派恩杰SiC驱动设计新探索：如何避免误开通？

品慧电子讯随着SiC 工艺逐渐成熟和成本不断下降，SiC MOSFET凭借整体性能优于硅基器件一个数量级的优势正逐渐普及，获得越来越多的工程应用。相较于传统的Si功率器件，SiC MOSFET具有更小的导通电阻，更快的开关速度，使得系统损耗大幅降低，效率提升，体积减小，从而实现变换器的高效高功率密度化，因此广泛适用于5G数据中心通信电源，新能源汽车车载充电机，电机驱动器，工业电源，直流充电桩，光伏，UPS等各类能源变换系统中。

然而这种快速的暂态过程会使SiC MOSFET的开关性能对回路的寄生参数更加敏感，对驱动设计要求更加严格。以分立的SiC MOSFET为例，根据电流不同其dv/dt通常可以达10~60V/ns。功率回路中高速变化的dv/dt通过寄生电容耦合到驱动回路会使得门极振荡甚至误开通，从而导致桥臂直通，器件损毁。因此，以派恩杰650V 40mΩ SiC MOSFET P3M06040K4为例，对SiC MOSFET驱动误开通现象进行深入探讨，并提出避免误开通的解决方案。

01SiC MOSFET桥臂串扰问题

如图1所示为SiC MOSFET的半桥应用电路，上管QH开通过程会在桥臂中点产生高速变化的dv/dt，下管Vds电压变化通过米勒电容CGD产生位移电流，从而在门极驱动电阻和寄生电感上产生正的电压干扰，当电压干扰使得门极电压超过器件的阈值电压就可能导致原本关断的下管误开通。为了分析方便，暂时忽略寄生电感的影响，由此可以得到上管开通过程中下管门极电压为：

其中RG=Rg_ext+Rg_int ,Vee为关断电压，当dvds/dt趋向无穷大时，门极电压极限值为：

因此，抑制电压串扰的方法有: (1) 减小门极驱动电阻RG 或者门极寄生电感Lg (2)有源米勒钳位 (3) 负压关断 (4) 增加栅源电容CGS 或者减小米勒电容CGD

图1 SiC MOSFET桥臂串扰问题

02串扰抑制策略

(1) 减小门极驱动电阻通常受限于器件应力水平和dv/dt速度，过小的驱动电阻使得dv/dt过大会加剧米勒电容引入的位移电流也可能导致门极电压尖峰不减小反而增大，因此需要在满足应力的情况下合理选择驱动电阻。减小驱动回路寄生电感需要优化PCB Layout，尽可能减小驱动元件到SiC MOSFET间的距离。

(2) 有源米勒钳位电路如图2所示，对于关断的器件如果门极产生正的电压干扰超过设定阈值Vth(MC)，开关管SMC导通，为位移电流提供低阻抗放电回路，从而抑制开通串扰。但是，钳位回路依然包括器件内部电阻和连接点到MOSFET内寄生电感，当这部分压降较大时，有源钳位的作用会减弱，有可能器件内部仍然发生误开通。因此只有在SiC器件内部电阻较小时才能有不错的抑制效果，派恩杰650V SiC MOSFET内部门极电阻仅1.13Ω，因此采用有源钳位可以起到很好的抑制串扰作用。

图2 有源米勒钳位

(3) 如图3所示，给出了一直关断的下管QL在上管QH开通关断过程中的门极电压波形，可知负压关断的作用相当于把整个门极波形下移了Vee ，使得正的电压尖峰远离器件阈值电压，从而避免了上管开通时下管误开通，但同时使得上管关断时下管负压尖峰增大。SiC MOSFET的允许负压通常不超过-8V，因此需要合理选择负压关断，对于派恩杰的SiC MOSFET推荐采用-3V关断。

图3 零压与负压关断时下管门极波形

(4) 在GS两端并联电容来增大CGS ,可以很好的抑制电压串扰作用，但是会一定层度上减缓开通速度，更严重的是对于并联支路内部寄生电感较大时有可能会增加门极寄生振荡。因此最适合的方法是在器件层面增加栅源电容CGS 或者减小米勒电容CGD。为了说明器件本身防止误开通抗干扰能力，把dvds/dt趋向无穷大时导致的门极电压变化作为综合评价指标，即ΔVgs=ΔVds*CGD/(CGD+CGS), ΔVgs越小，意味着门极误开通风险更小，抗干扰能力更强。以派恩杰650V SiC MOSFET P3M06040K4为例，当ΔVds=Vbus=400V时，可以得到派恩杰的SiC MOSFET与各国际竞争厂家ΔVgs性能对比。如图4所示，可以看出派恩杰的SiC MOSFET具有极小的ΔVgs，更低的门极误开通风险。

图4 SiC 器件误开通抗干扰能力指标对比

来源：三代半炼金术师

免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理。

推荐阅读：

理想开关自身会带来挑战

如何快速了解预采购的电源器件性能？

小巧而优雅的电路设计

将ICT和FCT优势结合在单个测试适配器中

带有空片检测功能的STM32需注意的GPIO设计