静电放电防护设计规范和指南
品慧电子讯人体由于自身的动作以及与其它物体的接触、分离。摩擦或感应等因素，可以带上几千伏甚至上万伏的静电。在干燥的季节，人们在黑暗中托化纤衣服时，常常会听到“啪啪”的声音，同时还会看到火花，这就是人体的静电放电现象。在工业生产中，人是主要的静电干扰源之一。
1.1静电和静电放电
静电式物体表面的静止电荷。物体在接触、摩擦、分离、感应、电解等过程中，发生电子或离子的转移，整电荷和负电荷在局部范围内失去平衡，就形成了静电。带有 静电的物体称为带电体。当带电体表面附近的静电场梯度大到一定的程度，超过周围介质的绝缘击穿场强时，介质将会发生电离，从而导致带电体的点和部分的电荷 部分或全部中和。这种现象我们称之为静电放电(ESD)。静电放电可以出现在两个物体之间，也可由物体表面静电荷直接向空气放电。
人体由于自身的动作以及与其它物体的接触、分离。摩擦或感应等因素，可以带上几千伏甚至上万伏的静电。在干燥的季节，人们在黑暗中托化纤衣服时，常常会听到“啪啪”的声音，同时还会看到火花，这就是人体的静电放电现象。在工业生产中，人是主要的静电干扰源之一。
1.2 静电放电的特点
1、静电放电时高电位，强电场，瞬时大电流的过程
大多数情况下静电放电过程往往会产生瞬时脉冲大电流，尤其是带电导体或手持小金属物体的带电人体对接地体产生火花放电时，产生的瞬时电流的强度可达到几十安培甚至上百安培。
2、静电放电会产生强烈的电磁辐射形成电磁脉冲
在静电放电过程中，会产生上升时间极快、持续时间极短的初始大电流脉冲，并产生强烈的电磁辐射，形成静电放电电磁脉冲，它的电磁能量往往会引发起电子系统中敏感部件的损坏、翻转，使某些装置中的电火工品误爆，造成事故。
1.3静电放电的类型
静电放电类型主要有下面三种：
1、电晕放电
电晕放电是在不均匀电场中以布局击穿形式表现出来的一种气体放电，其特点是放电能量较低，在尖端电极上呈现微弱的发光现象，并随着极间电压的升高，发光区域不断增大，在电压足够高时，呈现连续的拂尘状光体。
2、刷形放电
刷形放电是发生于导体和绝缘体之间的一种放电形式。其放电通道的一端具有放电集中点，另一端呈分枝状散开，并伴有放电声光。刷形放电的能量较大，声、光比一般电晕放电显著。
3、火花放电
火花放电是当两个电极间的电压足够高，致使气体全路径被击穿的一种放电形式。火花放电时，放电通道成为导电性的，电极上积蓄的电荷瞬时被中和，放电火花随之消失。火花放电产生的放电电流及电磁脉冲具有较大的破坏力，它可对一些敏感的电子器件和设备造成危害。
静电放电模型
静 电放电时一个复杂多变的过程。静电放电有许多不同的形式，能产生静电放电的静电源多种多样。针对静电放电的这种复杂性，为了有效地对静电放电的危害及其效 应进行正确的评估，人们对实际中各种可能产生危害的静电源进行了研究，根据各自的特点建立了相应的ESD模型。下面是几种常见的模型。
2.1人体带电模型
人 体是产生静电危害的最主要的静电源之一。人体带电模型是为了模拟带点人体与物体接触时的静电放电效应而建立的。人体带电模型的电路网络是一个电容和一个电 阻的串联结构，称为单RC电气结构。其中，电容C和电阻R的取值对不同的行业有所不同。在电子器件的静电敏感度测试中，美军标MIL-STD-1686A 规定的参数值是：电容100pF,电阻1.5kΩ。对电火工品的静电敏感度测试，美军标MIL-STD-1512采用的参数值是：电容500pF，电阻 5kΩ。在汽车制造业中，人体模型通常采用的参数是电容330pF，电阻2kΩ.。
2.2 场增强模型（人体-金属模型）
场增强 模型是用来模拟带电人体通过手持的小金属物件，如螺丝刀，钥匙等，对其它物体产生放电时的情形，因此这一模型又被称为人体-金属模型。当带电人体手持小金 属物件时，由于金属物件的尖端效应，使得其周围的场强大大增强，再加上金属物件的点击效应，导致放电时等效电阻大大减小。因此在同等条件下，它产生的放电 电流峰值比单独人体放电的要大，放电持续时间短。
场增强模型的电路结构为双RLC电气结构，其基本原理如下：
图2-1双RLC人体静电放电模型
图 中CB、RB、LB分别为人体电容、电阻及电感。CH、RH、LH分别为手、前臂及手持的小金属物件的电容、等效电阻及电感。IEC801-2及 IEC61000-4-2标准在模拟人体静电放电时采用了上述双RLC电气模型，其规定的模型参数为：CB=150pF ±10%,RB=330Ω±10%，LB=0.04~0.2µH,CH=3~10pF,RH=20~200Ω,LH=0.05~0.2µH。
2.3 带电器件模型
电子器件本身在加工，处理、运输等过程中可能因与工作面及包装材料等接触、摩擦而带电。当带电的电子器件接近或接触导体或人体时，便会产生静电放电。由于这一放电过程是器件本身带电而引起的，因此在建立这种放电模型时，把它称为带电器件模型。
带电器件模型的电路网络是一个电容、一个电阻和一个电感的串联结构，称为单RLC电气结构。其模型参数的取值要根据器件的具体情况来确定。
静电放电的危害
3.1 ESD造成元器件失效
当带电物体通过器件形成一个放电通路时或带电器件本身有一个放电通路时，就会产生ESD而造成器件的失效，失效模式有突发性完全失效和潜在性缓慢失效。
（1）突发性完全失效：器件的芯片介质击穿或烧毁、一个或多个电参数突然劣化，完全失去规定功能的失效。通常表现为开路、短路、以及电参数严重漂移。概率约10%
(2)潜在性缓慢失效：器件受到ESD造成轻微损伤，器件的性能劣化或参数指标下降而成为隐患，使该电路在以后的工作中，参数劣化逐渐加重，最终失效。概率约90%
3.2 ESD引起信息出错，导致设备故障
ESD会在设备各处产生一个幅值为几十伏的干扰脉冲，引起信息出错，导致设备的故障：ESD也可产生频带几百千赫～几十兆赫、电平高达几十毫伏的电磁脉冲干扰。当脉冲干扰耦合到敏感电路时，也会引起信息出错，导致设备的故障。
3.3 高压静电吸附尘埃微粒
静电电荷易吸附尘埃微粒，污染PCB板和半导体芯片，使其绝缘电阻下降，影响器件工作。严重时会引起器件故障（例如：CMOS电路发生闩锁）。
ESD防护设计指南
ESD耦合到电子通讯设备有三种方式
直接传导
电容耦合（电场耦合）
电感耦合（磁场耦合）
所以，电子通讯设备的ESD防护主要应针对这儿种耦合方式采取措施，可总结为下列24字方针:：
静电屏蔽，滤波去耦，绝缘隔离，接地泄放，良好搭接，瞬态抑制
4.1 设备的ESD防护设计要求
对于设备级的ESD防护设计，其重点应放在为静电放电设置一条通畅的泄放通道。主要应做好以下几点：
1、机箱金属之间要实现良好搭接。搭接处要采用面接触，避免点接触，搭接的直流电阻不大于2.5mΩ，整体搭接结构中任意两导电点间的直流电阻不大于25mΩ。相互搭接的金属之间电化学位差不大于0.6V。
2、人员接触的键盘，控制面板，手动控制器，钥匙锁等金属部件，应直接通过机架接地。如果不能接地，则其与电路走线和工作地的绝缘距离至少应满足以下要求：空气间隙5mm，爬电距离6mm。
3、机架式设备一般采用复合式接地，工作地、电源地、保护地与机架在内部要良好隔离，在机架接地螺栓处汇接或在外部接地汇集线上汇接，形成良好的静电泄放通路。
4、小型低速（频率小于10MHz）设备可以采用工作地浮地（或工作地单点接金属外壳），金属外壳单点接大地，使静电通过机壳泄放到地面而对内部电路无影响。
5、小型高速（频率大于10MHz）设备的工作地应与金属机壳实现多点接地，且金属外壳单点接大地。
6、机架设备的接地点与外部接地桩之间要保证可靠的电气连接。接地线材料应采用多股铜钱，对于安装在移动通信基站的设备，接地线截面积≥35mm²，其他设备，接地线截面积≥16mm²。接地线两端应接铜鼻子。
4.2 PCB的ESD防护设计要求
在ESD放电区域会产生较强的突变电磁场。强的瞬变电磁场一方面可能使器件立即失效，或者造成潜在性损伤使器件性能逐渐降级：另一方面可能对电路产生干扰使电路不能正常工作。因此在关键电路中一般应采用ESD保护电路，如利用TVS器件、滤波器等。
PCB的ESD防护设计主要应做好以下措施：
1、接口电路应尽量采用ESD敏感度为3级（静电损伤阈值大于4000V）或不敏感的元器件：否则在输入输出接口电路上应采取保护措施。单板的保护电路应紧靠相应的连接器放置。
图 4-1 单板的保护电路紧靠连接器放置
2、芯片的保护电路应紧靠相应的芯片放置，并低阻抗接地。见图4-2。
图 4-2 芯片的保护电路紧靠芯片放置
3、易受ESD干扰器件，如NMOS、CMOS器件等，应该尽量远离易受ESD干扰的区域。
4、在PCB上设置静电防护与屏蔽地
以 U6单板为例，在PCB的板边设置图4-3所示的静电防护与屏蔽地，该地环的宽度的5毫米，在外层的铜皮上喷锡（不要盖绿油），用过孔将各层的防护地环连 接，过孔与过孔之间的间距控制在约10—13mm（400—500mil）。单板与背板的防护地通过连接器材相连。静电防护与屏蔽地与工作地之间，应尽量 保证间距大于3mm。
静电防护与屏蔽地环可以只在PCB板的二个表面上铺设，内层上不设置防护地环。
图 4-3 PCB上设置静电防护与屏蔽地
5、在满足功能要求前提下，优先选用抗静电能力强（即损伤阈值高）的元器件。
6、相互之间具有很多互联线的元器件应尽可能彼此靠近。例如I/Q器件与I/Q连接器应尽量接近。
7、信号线应该与其回流地线紧挨一起，尽量在每根信号线的旁边安排一条地线。尽量采用地平面或地线网络，而不采用单根地线。对于多层板。信号线应该尽量靠近地平面走线。
8、易受静电干扰的信号线如时钟线、复位线等应尽可能短而宽：多层板中的时钟线、复位线应在两地平面之间走线。
9、对于多层板，应保证地平面的完整性，地平面内不应有大的开口。
10、后背板上的布线区（包括信号层、地层及电源层）与固定后背板的金属螺钉边缘的距离至少5mm以上。
11、印制板地层通过接插件到后背板时，最好至少有一排接地插针，保证静电泄放地回路的通畅。
12、在印制板的电源输入端应进行滤波，并用瞬态过电压仰制器件（TVS）仰制瞬态过电压。
13、对于双面板，如果印制板上的电源线引线很长，则每隔8cm应在电源与地之间接入一个0.1uF的陶瓷电容器。
14、 所有高速逻辑器件要求安装去耦电容。集成电路的电源与地之间应加0.01uF~0.1uF的陶瓷电容器进行去耦。去耦电容应并接在同一芯片的电源端与地之 间且要紧靠被保护的芯片。对于电源和地有多个引脚的大规模集成电路，应安装多个去耦电容。对于动态RAM器件，去耦电容的容量取0.1UF为宜。
15、 对于大规模集体电路，尤其是EEPROM、FLASH MEMORY、EPLD、FPGA等类型的芯片，每个去耦电容（0.01uF~~0.1uF）旁应并接一个10uF的充放电钽电容或陶瓷电容。对于小规模 集成电路，每10片去耦电容（0.01uF～0.1uF）旁也要加接一个10uF的充放电钽电容或陶瓷电容。
16、CMOS器件所有不用的输入端引线不允许悬空，应视不同电路接到地、电源（源极） Vss或电源（漏极）VDD上。CMOS器件的输入端如果接的是高阻源，则应设计上拉或下拉电阻。
17、印刷板上的静电敏感器件，必须通过保护电路（设置串联电阻、分流器、箝位器件等保护装置）才能与电连接器的端子相连。
18、安装在印制板上具有金属外壳的元器件（如复位按钮、拨码开关、晶振等），其金属外壳必须可靠接地，优先接静电保护地环，如单板没有设置静电保护地环，则接工作地。
19、对于输入输出接口处信号插针与金属外壳的隔离距离达不到5mm的接插件，其金属外壳附近应尽可能敷设大面积覆铜地线。接插件金属部分应与机壳用最短的接地线相连。
20、在复位信号线靠近复位按钮的输入端与地之间，以及靠近复位芯片的输入端与地之间分别并接0.1uF的陶瓷电容；复位线应尽可能短（小于3cm为宜）而宽（大于1mm为宜）。
21、操作面板上容易被人体接触的部件，如小面板、按钮、键盘、旋钮等应采用绝缘物，也可以采用带塑料薄膜的金属开关面板。
22、对于与内部电路无联系的金属部件，如固定印刷板的金属锁簧和起拔拉手，外表涂覆绝缘层，增加其绝缘强度，并与印制板内部电路（包括信号和地线层）隔离至少5mm以上。
23、金属机壳以及与印制板相连的金属前面板应与印制板内部电路（包括信号和地线层）隔离至少5mm以上。
24、印制板静电电流泄放通路的地应优先选择机壳地，板上的金属部件和金属接插件能就近接机壳的应就近接机壳，无法就近接机壳的接静电保护地环或工作地，工作地应是大面积的地层。
4.3 通讯端口的ESD防护设计要求
对通讯端口的ESD防护，一般采用TVS(瞬态电压仰制器)保护器件。
1、TVS的主要参数及选取原则
选取TVS器件时，主要考虑以下三个参数：截止电压VRM,峰值脉冲电流IPP和输入电容C（又称结电容）。
对于VRM，如果电路正常工作时的峰值电压为V工作，则VRM可取值：VRM=（1.1~1.2）V工作，VRM最大不要超过工作电压的1.4倍。
对于Ipp，应选择该值大于电路中预期出现的电流值。
对于输入电容C的选取，应保证不对电路的正常工作造成影响，不对传送的波形产生畸变。如果TVS用于高速电路的ESD防护，其输入电容C以不大于15pF为宜。
2、E1和Ethernet口的ESD防护器件推荐
下面的器件是专门用于ESD防护的器件，其内部带有滤波电路，能够防ESD接触放电8kV，空气放电15kV。该器件可以对E1和Ethernet口进行保护。
型号：STF701，SEMTECH公司。VRM=5V，输入电容C=65pF。
如图 4-4 STF701 内部电路及结构图
3、串口的ESD防护器件推荐
如果串口芯片用MAX3342，则有四路收发，八根线，可采用PROTEK公司的SM16LC15C器件对串口进行保护。
以下图示器件为高速双向TVS阵列，8个信道，可以保护4个串口，防静电大于40kV。
其参数为VRM=15V，C=15pF。
公司代码为：12600040。
图 4-5 SM16LC15C内部电路及结构图
如果串口芯片用MAX3223，则有两路收发，四根线，可采用PROTEK公司的SMDA15LCC器件对串口进行保护。
其参数为VRM=15v，C=15pF。
该器件公司目前没有代码（只有SMDA05LCC,代码12600066）。
如果串口芯片用MAX3221，则为单路收发，两根线，可采用PROTEK公司的SM8LC12器件对串口进行保护。
其参数为VRM=12V，C=25pF
公司代码为：12600043。
图 4-6 SM8LC12 内部电路及封装图
不过，对上述串口芯片MAX3223和MAX3221，它们都有对应的内部自带ESD保护（15KV）的型号，分别为MAX3223E和MAX3221E，可以直接选用，当选用MAX3223E和MAX3221E时，不需要再加ESD保护器件。
4、10/100m以太网口的ESD防护器件推荐
以太网接口可以采用以下的ESD、浪涌保护电路：
图 4-7 以太网接口ESD、浪涌保护电路
保护器件SLVU2.8-4由SEMTECH公司供应，其参数为VRM=2.8V，C=5pF.公司代码为：12600063。
保护器件SMDA05LCC由PROTEK 公司供应，其参数为VRM=5V，C=15pF.公司代码为：12600066。
典型案例
5.1 某宽带园区接入产品防静电设计
该产品的防静电设计方案可以归纳如下：
（1）接地系统分工作地、-48V电源地、保护地和机壳地。
（2）机箱外壳采用整体折弯工艺，使插箱外形一次成型，采用整体框架式结构，机箱上下导轨采用整体金属式导轨板，并在框架主题上设置有机壳接地螺钉，保证系统整体搭接良好。
（3）单板通过上下两边的镀锡层在导轨槽中滑动，为保证导轨槽与单板镀锡层良好接触，在导轨槽两边加装导轨簧片；为了保证前面板之间良好搭接，面板与面板之间通过连接弹性指簧来消除间隙。
（4） 系统外界端口包括有百兆以太网电接口（RJ45插座）、百兆以太网光接口、千兆以太网光接口、232串口（采用RJ45插座）和VDSL线路用户端口。以 上端口采用VDSL线路用户端口从背板出线，其余非用户端口都从前端出线。为了更好地泄放静电电流，系统采用如下方式的接地方式：
a、在个单板（背板除外）前端安装各接口插座区域表层全部敷设机壳地，机壳地敷设宽度大于接口插座加上静电保护器件的覆盖宽度，讲这些端口静电保护器件的接地端与此机壳地相连。
b、工作地层前端向内缩，从距离机壳地至少5mm处向后方敷设（该系统单板工作地之间间隔8mm），端口隔离变压器跨接在机壳地与工作地之间，接口信号线走在制板内层，通过隔离变压器将在机壳地和工作地区域的信号连接起来。
c、为了使前端接口感应的静电电流以最短路径泄放，前端机壳地与单板上下两边的镀锡层相连，即机壳地就近于机壳相连，上下镀锡层与内部信号和工作地距离间隔至少5mm（该系统间隔为8mm）。
d、从后背板出线的VDSL用户线端口保护地则是通过后背板插针单独接到大地上。
这种接地方式可以归纳为：前端的机壳地应就近接机壳，且应避开内部电路，这样可以提高整个系统的静电抗扰性：后端保护地通过后背板插针引出，单独接到大地上，系统最后 引向大地的地线为工作地、保护地和机壳地（由机壳接地螺钉引出）。
该产品通过采用以上措施，顺利通过了接触6KV和空气8KV静电放电抗扰性试验。
5.2 某小容量带宽接入产品的防静电设计
某小容量宽带接入产品的E1接口的防静电器件选用的是 SEMTECH公司的LC03-6(VRM=6V ，Ipp=50A，C=8pF，SO8封装，代码为12600032），试验时可防6KV接触静电（静电枪直接对E1接口的同轴外壳进行接触放电，E1接 收和发送的同轴外壳都悬浮不接地）。
厂家推荐的器件接法如图5-1所示。
图 5-1 E1接口防静电电路图
试 验发现，按照上图的器件连接方法进行6KV接触静电放电时，隔离变压器线路侧引脚会放电打火，经分析发现这种接法只仰制了差模干扰，对共模干扰信号没有泄 放通路，共模干扰信号的能力聚集在隔离变压器的线路引脚处，累计到一定的程度击穿引脚之间的空气产生放电打火现象，后将LC03-6的中间悬空管脚接保护 地，为共模干扰提供了泄放通路，放电打火现象消失，线路正常工作；另外，此器件的输入电容为线-线间12pF，线-地间25pF，对E1信号并无影响，实 际试验时也是如此。
5.3 某产品与结构工艺有关的防静电案例
某产品机箱规格为宽19英寸，高12U，前面板有10/100M以 太网电接口、E1接口、232串口等，结构设计时充分考虑到了机箱各个面和支架之间的良好搭接，前面板相互之间也是通过弹性指簧进行良好搭接的。但在对 10/100M以太网RJ45金属电接口进行6KV静电放电时，系统重新启动。对系统接地进行了检查，发现接地方式也正确，再进一步详细检查发现，安装 RJ45金属网口的方形开口四周喷上了厚厚的一层漆，使RJ45金属网口与前面板搭接不好，导致静电试验通不过，将漆层去掉后，系统顺利通过了接触放电 6KV静电试验。
5.4 ESD试验使某单板程序“跑飞”
问题描述：某单板在进行ESD试验时，单板上的程序“跑飞”。
原 因简析：图5-2 为该板的TOP层丝印和走线图，不难看出，内存条距离需施以6千伏静电的铝合金面板很近，不到30毫米，插入内存条时，采用高速CMOS工艺的SDRAM 芯片面向面板。内存条的数据或地址总线上出现干扰，不能排除以下两个原因：一是SDRAM芯片在电磁脉冲的作用下出现错误的状态变换，二是内存条上的印制 线在瞬变场中产生了干扰脉冲。
改进措施：原设计中布局不合理，内存条离面板边太近。改板时将板的中部压缩，内存条转向180度使SDRAM芯片背向面板。更改后的效果见图5-3。
试验效果：故障不再出现，ESD试验顺利通过。
图 5-2 原设计图
图 5-3 改进后的设计图
5.5 试验使单板复位
问题描述：某单板在进行ESD试验时，单板上有时（概率若20%）出现复位现象。
原因简析：图5-4为该板的TOP层丝印和走线图，原设计中的复位信号线（沿红线箭头处）长距离地走在表面，线宽8mil，而且离面板边较近。进行ESD试验时，收到快速瞬变场的影响，复位信号线产生了干扰脉冲。
改进措施：只将复位芯片下移，复位信号线用20㏕的线走内层。
试验效果：故障不再出现，ESD试验顺利通过。
图 5-4 复位线设计图
推荐阅读：
PCB电磁场求解方法及仿真软件
电子元器件在线路板上的引脚顺序
EMI逆向分析法
掌握MOS管选型技巧，老司机只要七步！
一款能够实现高速测量与高灵敏度的线性图像传感器应该被这样设计！
