4路(3路数据 + 1路时钟) LVDS串行器/解串器的延迟裕量测试
对于MAX9209/MAX9222等多通道输入的LVDS解串器，测量接收器的延迟裕量以判断它们的抖动容限是一种行之有效的方法。虽然一些文献给出了接收端的延迟定义，但还没有公认的测试方法。本文介绍了详细的延迟裕量的测试方法。本文提供的内容有助于理解4路SerDes器件数据资料中给出的延迟裕量的规格和定义。
以下测试将给出测试中的各个步骤，测试使用了Maxim的MAX9209/MAX9222串行器/解串器(SerDes)，工作在直流均衡模式，连线是10米屏蔽双绞线。整个测试过程使用的是Tektronix的CSA8000采样示波器、Tektronix的P6248 FET的差分探头、PRBS随机码数据。
步骤1
测量RxCLKIN上升沿在0V位置差分信号的抖动峰-峰值，我们称它为Tjclk (如图1)。
图1. 在0V差分电压处测量时钟抖动
步骤2
在MAX9222的输入端，测量RxCLKIN上升沿与每个LVDS通道DCA比特流前沿的时间差(偏差) (请参考MAX9222数据资料中的图10)，得到3个测量值，称其为Tsk0、Tsk1、Tsk2 (如图2)。
这些偏差必须在RxCLKIN的抖动中点与每路LVDS数据输入的抖动中点测试。理想状态下，RxCLKIN的上升沿与DCA数据位是对齐的。偏差指的是偏离理想状态的误差，这个偏差主要源于LVDS通道传输距离的差异。
图2. 从MAX9222串行器测得的时钟与数据之间的偏差
步骤3
测量每路LVDS串行数据位在0值处的抖动峰-峰值，称其为RxIN0、RxIN1、RxIN2 (请参考MAX9222数据资料中的图13)。
测试中需要使用MAX9209产生的PRBS码，为了得到PRBS码，把MAX9209的第14脚、第27脚拉低，将时钟信号连接到MAX9209的TxCLKIN。也可以选择使用电影视频或复杂的测试模板进行粗略验证。
将会得到27个测试结果，将它们标记为Tjd1-Tjd27。为加快测试，只有很少的抖动峰值较高的位才会被明显地观察到并测量到结果(如图3)。
图3. 数据抖动测试
步骤4
在Tjd1-Tjd27种找出抖动最大的数据，称之为TjdL。
步骤5
在Tsk0、Tsk1、Tsk2中找到偏差最大的数值，称之为TskL。
步骤6
为了满足偏差裕量的规格要求(MAX9222数据资料中的RSKM)，必须满足以下公式：
RSKM ≥ (TjdL / 2) + ((Tjclk / 2) - 75ps) + TskL
75ps是MAX9209串行器脉冲位置变化最大值150ns的一半(请参考MAX9222数据资料中的注释6)。
本文涉及的测试方法与MAX9222数据资料中给出的规格、图片以及相关说明一致。
本文来源于Maxim。
