除了低功耗与低成本，FD-SOI还有什么优势？

28纳米以后逻辑工艺开始分岔：立体工艺FinFET由于获得英特尔与台积电的主推成为主流，14/16纳米都已量产，10纳米工艺也有可能在2017年量产；体硅工艺停止在28纳米，想增加集成度而又对FinFET开发成本望而却步的半导体公司另辟蹊径。

“多年以后我们写半导体发展史的话，28纳米节点一定是浓墨重彩的一笔，它背后有很多的故事。”在2016 FD-SOI论坛上，复旦微电子总工程师沈磊如是说。的确，28纳米以后逻辑工艺开始分岔：立体工艺FinFET由于获得英特尔与台积电的主推成为主流，14/16纳米都已量产，10纳米工艺也有可能在2017年量产；体硅工艺停止在28纳米，想增加集成度而又对FinFET开发成本望而却步的半导体公司另辟蹊径，开始考虑通过3D或者2.5D封装来延续摩尔定律；通过几年的发展，平面工艺FD-SOI生态链渐趋成熟，CEA-Leti的研究结果表明FD-SOI工艺至少可以延续到7纳米，这预示着FD-SOI不是一个孤节点工艺路线，设计公司与IP公司从观望转到介入，GlobalFoundries（格罗方德）表示目前有50余家设计公司在利用该公司的22纳米FD-SOI工艺进行设计。

功耗性能比一向是FD-SOI工艺所强调的优势。根据三星提供的数据，相比体硅工艺（28纳米HKMG工艺），28纳米FD-SOI功耗相当于体硅工艺的70%，性能要高出16%。格罗方德将在2017年量产的22FDX（22纳米FD-SOI工艺）支持超低电压运行，只需0.4V电压就能够支持逻辑运算，与28纳米HKMG工艺相比，功耗降低了70%，漏电流只有约1pA/um。在此次论坛上引起热议的索尼GPS芯片CXD5600即采用28纳米FD-SOI工艺，由于在功耗方面的出色表现，已经被华米用于其新推出的AMAZFIT运动手表里面。

采用22FDX的GPS芯片将比现在的工艺更省电　　

格罗方德在此次论坛上发布12纳米FD-SOI工艺路线图，根据格罗方德的资料，这个被其称为“12FDX”的工艺可用16/14纳米FinFET成本实现10纳米FinFET性能。 而相比16/14纳米FinFET工艺，22FDX平台在设计规则和制造上具备更大的成本优势，例如，MOL设计规则22FDX比16/14纳米工艺减少 50%（总规则减少10~20%）；无Fin-specific规则；减少曝光切割（约50%）；更大器件套件（约2倍以上）；最重要的是减少了40%的掩膜。

FD-SOI工艺可发展至7纳米

沈磊表示，与FinFET工艺相比，FD-SOI工艺所需掩膜版更少，费用更节省，出片也更快。设计方案从体硅工艺迁移也更简便快捷。　　

IBS 首席执行官Handel Jones则比较了16/14纳米FinFET与14纳米FD SOI的晶圆成本与单位晶体管成本，根据他的计算，14纳米FD-SOI工艺单位晶体管成本比相应的FinFET工艺低了近17%。

FD-SOI工艺成本更低　　

FinFET高昂的开发成本（据Gartner最新数据，开发一款14纳米FinFET芯片，费用为8000万美元左右）使得越来越少的设计公司能够跟上工艺进步的步伐。物联网终端产品需求量大，并不要求极致的性能，但对功耗与成本要求极高，FD-SOI工艺成为绝佳的选择，用沈磊的话说就是“适合的工艺是最好的工艺。”

28纳米以后的FinFET工艺晶体管成本不再下降　　

除了低功耗与低成本，FD-SOI工艺在可靠性上也表现出色。沈磊指出，从意法半导体给出的数据来看，由于FD-SOI工艺的敏感体积更小，对闩锁效应（latch-up）免疫，具备更低的SRAM软错误率，以及更好的电磁兼容性，使其更适用于高可靠应用领域，例如汽车、银行与生命维持系统等。

FD-SOI工艺可靠性更高　　

芯原微电子创始人、董事长兼总裁戴伟民也表示，FD-SOI工艺的超低软错误率可减少存储消耗，非常适用于汽车电子领域。芯原SiPaas（芯片设计服务平台）中的汽车电子设计指南结合FD-SOI工艺，推出的汽车仪表盘片上系统方案可帮助设计公司通过车规ISO26262 ASIL资质。　　

越过28纳米节点以后，一直是FinFET的光芒更加耀眼，但FD-SOI也持续努力地寻找生存空间。低功耗、低成本、高可靠，这些特质与物联网终端的需求天然匹配，但往届只有意法半导体与恩智浦有产品量产，所以很多公司都在观望。本届论坛上索尼GPS芯片的量产引起了很多设计公司的关注，笔者了解到，国内已有一些公司在尝试采用FD-SOI工艺开发芯片，尤其是应用于超低功耗或高可靠环境下的案例颇多。　　

FinFET还会领先，但FD-SOI曙光已现，当有更多的设计公司、IP公司与系统公司真正参与到FD-SOI生态圈时，转折点或已到来。