设计技巧：上拉电阻如何搞定单片机抗干扰

在电子电路设计过程中，导致最后调试结果异常的很多时候都不是硬件设计与代码编写，而是抗干扰能力太差导致的。在本文中，小编就将从I/O口中的上拉电阻入手来谈一谈如何增强单片机的抗干扰能力，帮助大家节省时间，在学习的过程中少走弯路。

综合考虑各I/O口的输入阻抗，采集速率等因素设计I/O口的外围电路。一般决定一个I/O口的输入阻抗有3种情况：

A：I/O口有上拉电阻，上拉电阻值就是I/O口的输入阻抗。

一般都使用4K-20K电阻做上拉，（PIC的B口内部上拉电阻约20K）。由于干扰信号也遵循欧姆定律，所以在越存在干扰的场合，选择上拉电阻就要越小，因为干扰信号在电阻上产生的电压就越小。由于上拉电阻越小就越耗电，所以在家用设计上，上拉电阻一般都是10-20K，而在强干扰场合上拉电阻甚至可以低到1K。（如果在强干扰场合要抛弃B口上拉功能，一定要用外部上拉。）

B：I/O口与其它数字电路输出脚相连，此时I/O口输入阻抗就是数字电路输出口的阻抗，一般是几十到几百欧。

可以看出用数字电路做中介可以把阻抗减低到最理想，在许多工业控制板上可以看见大量的数字电路就是为了保证性能和保护MCU的。

C：I/O口并联了小电容。

由于电容是通交流阻直流的，并且干扰信号是瞬间产生，瞬间熄灭的，所以电容可以把干扰信号滤除。但不好的是造成I/O口收集信号的速率下降，比如在串口上并电容是绝不可取的，因为电容会把数字信号当干扰信号滤掉。但不能并联电容的情况并非绝对，如检测开关、霍尔元件等器件是能够进行电容并联的，这主要是因为这些器件的开关量并不具备很高的速率，因此即便增添了电容也是对信号的采集没有什么大影响的。本文从上拉电阻的角度出发，分享了对于开发过程中单片机抗干扰的设计思路，希望能够帮助大家少走一些弯路。