基于FPGA的电容在线测试系统设计

品慧电子讯本文研究了一种可行的、简单实用及高精度的电容在线测试电路。随着EDA技术的快速发展，FPGA以其高集成度、高可靠性及灵活性等特点正在快速成为数字系统开发平台，在多种领域都有非常广阔的应用前景。本设计结合上述两特点，设计了一种基于向FPGA内植入Nios II嵌入式软核作为控制器的电容在线测试电路。

1、测试原理

在线测试的基本思想是应用电气隔离技术，将被测元器件在电气上和与其相连的元件隔离，进而一一检测PCB板上的每一个元件。隔离方法如图1所示。

设待测元件为Zx,周围与之相连的元件阻抗等效为Z1、Z2,并将其另一端与测试电路同地。因为运放正向输入端接地，根据“虚地”原则，Z2两端等电位，都为地，即Z2被隔离;另外Vi为理想电压源时，内阻为零，Z1可视为电压源的输出负载，不影响Zx上电压降，即Z1也被隔离。即：

可见，只要确定输入，测得输出结果，就可计算出被测元件的大小。

2、电容测试电路的硬件设计

电容在线测试的硬件电路如图2所示。

R2、C1和U1共同构成一个反向积分器，为减少运放振荡的可能性，所以采用反向输入。R1的作用是使有内部相位补偿的运放开环特性与积分电路的频率特性相同，保证一定频率范围内开环增益与频率无关。Header2为被测电容的接入插槽。Z1、Z2是与被测电容相连的干扰阻抗。被测电容同U2和R8-11一起构成微分电路。小阻值R3起限制输入电流的作用，亦即限制了R8-11中的电流。小容量C2起相位补偿作用，提高电路的稳定性。另外，在器件的选择上，运放选用LM318,对于C1和C2,应选用绝缘电阻大的薄膜电容，不宜用铝电容或钽电容，本设计选用的是聚丙烯电容。
当Vi为一正弦信号时，积分器的输出为：

可见，在正弦信号的激励下，R8-11选择合适，就能得到正比于被测电容Cx的输出电压Vv_out,继而可以算出被测电容值。
12下一页>

• 第一页：测试原理及硬件设计；
• 第二页：信号源电路

电容测试需要在测试电路输入端加交流信号，并且要求频率可调。本文采用DDS专用芯片AD9850进行交流信号源的设计。AD9850内部有40位控制字，其中32位用于频率控制，5位用于相位控制，1位用于电源休眠控制，2位用于选择工作方式。这40位控制字可以通过并行或串行方式接入到控制器FPGA,本文采用串行装载控制字，以节约I/O口，图3为控制字的串行加载时序图。

串行输入方式，在W_CLK上升沿把数据位D7的一位数据串行输入，当输入40位后，用一个FQ_UD脉冲即可更新输出频率和相位。图4为DDS硬件电路图。

其中，D0~D7为八位数据输入端口，给内部寄存器装入40位控制数据，本文采用串行输入，所以只用到D7位与FPGA相连;CLKIN为外部参考时钟输入，本设计采用100M外部时钟输入;W_CLK为字输入信号，上升沿有效;FQ_UD为频率更新控制信号，时钟上升沿确认输入数据有效;VINP和VINN分别为内部比较器的正负输入端;IOUT为内部DAC输出端;IOUTB为“互补”DAC输出端;AVDD和DVDD采用+5V供电。IOUT输出信号经过滤波器后作为测试电路的激励信号。

其中，D0~D7为八位数据输入端口，给内部寄存器装入40位控制数据，本文采用串行输入，所以只用到D7位与FPGA相连;CLKIN为外部参考时钟输入，本设计采用100M外部时钟输入;W_CLK为字输入信号，上升沿有效;FQ_UD为频率更新控制信号，时钟上升沿确认输入数据有效;VINP和VINN分别为内部比较器的正负输入端;IOUT为内部DAC输出端;IOUTB为“互补”DAC输出端;AVDD和DVDD采用+5V供电。IOUT输出信号经过滤波器后作为测试电路的激励信号。

结果中表示数据不停变化或者结果超出量程。
通过上述实测值与标准值的比较可以看出本文设计的由FPGA控制的电容在线测试系统具有多量程自动选择，测试精度高，使用方便等特点，测试范围达到0.01μF~3μF.经理论分析和试验证明，该设计具有很强的实用性和可靠性。

相关阅读：

设计分享：采用上位机与FPGA开发板的光纤通道接口适配器设计
FPGA研发之道——灵活性的陷阱
浅析FLASH和反熔丝技术为基础的FPGA

• 第一页：测试原理及硬件设计；
• 第二页：信号源电路