意法半导体、Soitec、CMP联合提供28纳米FD-SOI CMOS制程
品慧电子讯意法半导体、 Soitec与CMP携手为大学院校、研究实验室和工业企业设计下一代系统级芯片并提供工程流片服务，可通过CMP的硅中介服务使用意法半导体的CMOS 28纳米全耗尽型绝缘层上硅（FD-SOI）制程进行工程流片。
意法半导体、Soitec与CMP 共同宣布，现在大学院校、研究实验室和设计企业可通过CMP的硅中介服务使用意法半导体的CMOS 28纳米全耗尽型绝缘层上硅（FD-SOI）制程进行工程流片，意法半导体的新制程采用Soitec公司开发的创新型硅衬底。随着首批商用晶圆即将下线，意法半导体正在将这项制程下放给第三方芯片制造商。
CMP的产品目录中列有意法半导体28纳米FD-SOI CMOS制程,代表着双方在此前的合作上取得了显著成功，意法半导体与CMP合作为大学和设计企业提供流片服务，让他们能够使用意法半导体的上一代CMOS 工艺设计芯片，包括45纳米（2008年发布）、65纳米（2006年发布）、90纳米（2004年发布）和130纳米（2003年发布）。CMP的客户还可选用意法半导体的65纳米和130纳米SOI（绝缘层上硅）以及130纳米SiGe制程。例如，170家大学和企业已获得意法半导体90纳米CMOS 制程设计规则和工具，200余家大学和企业已获得意法半导体65纳米体效应和SOI CMOS制程设计规则和工具。
CMP自2011年起开始提供意法半导体28纳米CMOS体效应技术，约60所大学和微电子企业已获得设计规则和工具，16款集成电路（IC）现已制造。
CMP总监Bernard Courtois表示：“人们对使用这些制程设计IC的具有浓厚兴趣，约300个项目设计已采用90纳米制程（2009年退市），300余个项目设计已采用65纳米体效应制程。此外，采用65纳米SOI的设计项目已超过60个，值得一提地是，在欧洲、美国、加拿大和亚洲，很多知名大学已从意法半导体与 CMP的合作中受益。”
通过使用CMP多项目晶圆服务，学术组织和设计企业可获得少量的从数十片到数千片的先进IC。28纳米FD-SOI CMOS制程成本固定在18,000
