如何选择旁路电容
中心议题：
- 旁路电容的产生与等效计算
下面的小节将详细讨论这些缺陷。
1、电容的等效串联电阻和引脚电感
等效串联电阻像一个电阻一样，与电容串联。引脚电感像一电感线圈一样，与同一个电容串联。它们共同发挥作用，降低了电容作为一个旁路元件的效果。
作为频率的一个函数，电容的完整阻抗方程是：
其中：ESR=等效串联电阻，ΩC=电容，F
L=引脚电感，H
X（F）=在频率F（HZ）时的阻抗大小，Ω
上式计算了图8.9中电容C2和电容阵列C3的曲线。图8.9中假设C2和C3电容阵列的每个元件的ESR都为0.1欧，总的电路板面积为10IN的2次方，电源的和地之间有0.01IN厚的FR-4电介质。
图8.9显示，旁路电路的谐振频率大约是300MHZ，这是由于电容阵列的引脚电感和电源与地之间的电容而产生的。因为这个设计的数字转折频率低于100MHZ，因此不必担心。如果数字转折频率比较高，试试用表面贴装的电容阵列，其电感比较低，提高了谐振频率并降低了幅度。生产商的数据手册上并不总是有ESR参数，但它是非常重要的。不要相邻销售人员告诉你的指标，要拿到书面形式的说明。
要测量ESR，可以使用图6.14所示的测量装置，与测量一个端接电阻的电感方法相同。
12下一页> 关键字： 本文链接：http://www.cntronics.com/public/art/artinfo/id/80008918 如图6.14所示，当我们把一个旁路电容C放在被测设备上时，期望有好的，干净的RC上升时间。我们希望得到大的源端阻抗，如1K。在图6.14的测试装置中，源端阻抗小，因此得到一个完全不同的结果。RC上升时间加快，引脚电感和ESR的旁路应用中，通常源端阻抗是1欧数量级的，速度是在纳秒，能直接测量引脚电感和ESR的影响。在数字旁路应用中，通常源端阻抗是1欧数量级的，速度是在纳秒范围的，因此这样考虑旁路元件的方法是合理的。图8.11的典型画出了一个实际的0.1UF旁路电容的阶跃响应。响应分别采用10NS/刻度和2NS/刻度绘出。两个曲线图分别把测试夹具的开路响应和被测电容的响应叠加在一起。
阶跃响应显示了三个明显的特征：一个尖峰、一个阶跃和一条慢的完整斜坡。通过正确地分折这些特性，可以确定待测器件的引脚电感，ESR和电容。1、起初的2NS是一个短的尖峰。产生这个尖峰是由于引脚电感的作用。我们可以用尖峰下的面积来估算引脚电感。
其中：RS=测试夹具的源端阻抗，Ω
A=尖峰下的面积V-S
△V=测试夹具的开路阶跃电压，V
L=引脚电感，H
2、紧接在尖峰之后的波形相对平坦，偏移在零以上。这种形态是由电容的ESR引起的，在这个时刻，电容还没有开放充电。在这个时刻，电容的一个好模型是只有ESR直接连接到地。由测试夹具的源端阻抗插进电容的ESR形成的电阻分压器，所产生的电压近似与ESR成正比。
其中：RS=测试夹具的源端电阻，Ω
X=尖峰后测量的阶跃电压，V
△V=测试夹具的开路阶跃电压，V
在阶跃保持之后，慢慢地倾斜增加。这是由于电容慢慢地充电的效果。充电速率DV/DT等于充电电流除以电容。充电电流约等于测试电路的开路电压除以源端阻抗。
其中：R=测试夹具的源端电阻，Ω
X=尖峰后测量的阶跃电压，V
△V=测试夹具的开路阶跃电压，V
DV/DT=斜坡的充电速率，V/S
C=电容，F
当查看尖峰时候，记住引脚电感和ESR都是在该时刻起作用的。如果首先计算ESR，然后当测量尖峰下面积时即可减去它的影响。图8.11中的2NS/刻度上显示的三条线分别是测试夹具开路波形、直接测量响应波形、直接测量响应的副本按比例减去开路波形的副本。这种减法解决了ESR的影响。这里的减法和面积测量是使用TEKTRONX11403数字示波器的功能进行的。
<上一页12 关键字： 本文链接：http://www.cntronics.com/public/art/artinfo/id/80008918?page=2
