高速PCB中旁路电容的分析

中心议题：

• 电容的插入损耗特性、频率响应特性与电容的滤波特性分析
• 利用电容模型分析PCB中的环流问题
• 电源扰动及地弹噪声的产生机理

• 器件电源管脚旁路电容的放置
• 理想电容的插入损耗特性分析

随着系统体积的减小，工作频率的提高，系统的功能复杂化，这样就需要多个不同的嵌入式功能模块同时工作。只有各个模块具有良好的EMC和较低的EMI，才能保证整个系统功能的实现。这就要求系统自身不仅需要具有良好的屏蔽外界干扰的性能，同时还要求在和其他的系统同时工作时，不能对外界产生严重的EMI。另外，开关电源在高速数字系统设计中的应用越来越广泛，一个系统中往往需要用到多种电源。不仅电源系统容易受到干扰，而且电源供应时产生的噪声会给整个系统带来严重的EMC问题。因此，在高速PCB设计中，如何更好的滤除电源噪声是保证良好电源完整性的关键。本文分析了电容的滤波特性，电容的寄生电感电容的滤波性能带来的影响，以及PCB中的电流环现象，继而针对如何选择旁路电容做出了一些总结。本文还着重分析了电源噪声和地弹噪声的产生机理并在其基础上对旁路电容在PCB中的各种摆放方式做出了分析和比较。

电容的插入损耗特性、频率响应特性与电容的滤波特性

1理想电容的插入损耗特性
　
EMI电源滤波器对干扰噪声的抑制能力通常用插入损耗（InsertionLoss）特性来衡量。插入损耗的定义为：没有滤波器接入时，从噪声源传输到负载的噪声功率P1和接入滤波器后，噪声源传输到负载的噪声功率P2之比，用dB（分贝）表示。图1是理想电容的插入损耗特性，可以看出，1μF电容对应的插入损耗曲线斜率接近20dB/10倍频。


观察其中某一条插入损耗特性，当频率增加时，电容的插入损耗值是增加的，也就是说P1/P2值是增加的，这意味着系统通过电容滤波以后，能够传输到负载的噪声减少，电容滤除高频噪声的能力增强。从理想电容的公式分析，当电容一定时，信号频率越高，回路阻抗越低，也即电容易于滤除高频的成分。从两个方面得出的结论是相同的。
　　
再观察不同电容所对应的曲线，在频率很低的情况下，各种电容所对应的插入损耗值是近似相同的，但是随着频率的增加，小电容的插入损耗值增加的幅度较大电容要慢一些，P1/P2值增加得也就较慢，也就是说大电容更容易滤除低频噪声。因而我们在设计高速电路板时，通常在电路板的电源接入端放置一个1～10μF的电容，滤除低频噪声；在电路板上每个器件的电源与地线之间放置一个0.01～0.1μF的电容，滤除高频噪声。
　　
连接在电源和地之间的电容的阻抗可由如下公式计算：，电容滤波的目的是滤除叠加在电源系统中的交流成分，从上面的公式可以看出，当频率一定时，电容值越大，回路中的阻抗就越小，这样交流信号就越容易通过电容流到地平面上去，换句话说，即似乎电容值越大其滤波效果越好，事实上并非如此，因为实际电容并不具有理想电容的所有特性。实际电容存在寄生成分，这是构造电容器极板和引线时所形成的，而这些寄生成分可等效为串联在电容上的电阻与电感，通常称之为等效串联电阻（ESR）和等效串联电感(ESL)，其模型如图2的左半部分所示。如果忽略电容的寄生电阻则模型可等效为图2的右半部分。这样电容实际上就是一个串联谐振电路。在实际的电路或者PCB设计中，电容寄生电感的存在将对电容的滤波性能带来很大的影响，因此在系统设计时应该选择寄生电感比较小的电容。



2实际电容的高频响应特性
　　
从2.1节我们知道，实际电容在工作时由于存在寄生电感的缘故，使得电容回路成为一个串联谐振回路。谐振频率为，式中：L为等效电感；C为实际电容。如图3所示，当频率小于f0时，呈现为电容；频率大于f0时，呈现为电感。所以，电容器更像是一个带阻滤波器，而不是一个低通滤波器。电容的ESL和ESR是由电容的构造和所用介质材料决定的，与电容容量无关。对于高频的抑制能力并不会因为更换大容量的同类型电容而增强。更大容量的同类型电容器的阻抗在频率低于f0时，比小容量电容器的阻抗小，但是，当频率大于f0时，ESL决定了二者的阻抗没有差别。可见，为了改进高频滤波特性，必须使用具有较低ESL的电容器。任何一种电容器的有效频率范围是有限的，而对于一个系统，既有低频噪声，又有高频噪声，所以通常要用不同类型的电容并联来达到更宽的有效频率范围。


利用电容模型分析PCB中的环流问题
　　
电源去耦电容放置位置不当将会在印制电路板上产生很大的电流环。为了减少噪声，在高速印制电路板的设计当中，有一个很重要的原则是：减少信号电流环的面积。过去我们习惯于只考虑电流的流出起点、途径及终点，而很少去考虑电流的返回路径。在高频电路中，通常认为电源和地是等价的，因此电流的流出途径和返回途径将形成一个电流环，在这些电流环中，会由于种种原因，例如电容的寄生电感，PCB连线的固有电感等，使得环路的阻抗不为零，这样电流流经这一环路时将产生电势差，如果电流是变化的，则将产生辐射，对系统产生干扰。为了给电源滤波，在电路设计中常常要在电源和地之间加上一些旁路电容，在回路中增加旁路电容主要有两个目的，一是增加环路中存储电荷的能力，以免瞬间电流过大，产生地弹噪声。二是适当的放置旁路电容的位置，可为噪声信号提供就近的地回路，减少电流环路的面积，从而减少了环路的电感。采用了旁路电容的回路中，由于欲滤除的噪声频率通常是高频交流信号，因而这样的回路仍旧将会对外产生辐射。为了减少这一辐射，我们需要尽可能的降低回路的阻抗，必须合理放置旁路电容的位置。图4显示了由于滤波电容放置位置不当产生的大电流环。
123下一页> 关键字：高速PCB 旁路电容 噪声  本文链接：http://www.cntronics.com/public/art/artinfo/id/80011137

图5为电流环的模型。从电流环模型中我们可以看出，环路中存在寄生电感，它们在高频状态下表现为环路的阻抗可导致供给电源产生尖峰，并会辐射电磁波从而干扰系统的其他部分。环路中Ll为电容管脚引线的封装电感；Lpc为电容管脚到器件电源或者地管脚之间的PCB传输线的寄生电感；Lic为器件管脚引线的寄生电感。另外，在前面我们讨论过电容本身也是具有寄生电感ESL的。这样回路的总电感为：L＝2Ll+2Lpc+2Lic+ESL。由于环路的寄生电感将会给整个系统带来电磁干扰，产生电压尖峰，这个电压尖峰值同串联电感之间存在一定的关系，近似计算公式如下：

这里V为最大噪声电压尖峰值，△t为瞬态持续时间，△I为器件瞬态电流，△t、△I值可以从器件手册中查得。例如74HC的瞬态电流典型值Icc为20mA，输出信号从零上升到Icc或者从Icc下降到零需要的时间为4ns，如果现在我们试图控制感性噪声的尖峰在100mV以内，那么由上面的公式我们可以求得串联电感L的最大值不超过20nH。在PCB板设计时，设计者可以通过以下几种方式来降低回路电感：选择寄生电感比较小的电容，降低ESL（不同型号电容的寄生电感值见表1）；尽量使用贴片电容以减小电容引线长，降低Ll值；合理的放置电容，使用电源层或地平面层代替电源或者地传输线，减小电源地传输线电感Lpc；合理选择集成器件的封装，以降低Lic值，比如对于器件ADV478来说，PLCC封装的寄生电感比DIP封装的寄生电感要小2nH到3nH。
　　
电源扰动及地弹噪声的产生机理
　　
图6为一个简单的图腾柱I/O口电路，驱动一个串联源端匹配的传输线。图中LV和LG为器件电源管脚和地管脚的封装电感，A、B为两个场效应管，作为开关使用。假设初始时刻传输线上各点的电压和电流均为零，在某一时刻器件将驱动传输线为高电平，这时候器件就需要从电源管脚吸收电流。在时间t1，合上开关A，电流从PCB板上的VCC流入，流经封装电感LV，跨越开关A，串联终端电阻，然后流入传输线，输出电流幅度为（1/2）VCC/Z0。电流在传输线网络上持续一个完整的轮回（round-trip）时间，在时间t2结束。至此以后，整个传输线处于电荷充满状态，不需要额外流入电流来维持。当电流瞬间涌过封装电感LV时，将在结点V1处导致芯片电压的扰动。在时间t3，关闭开关A，这一动作不会导致脉冲噪声的产生，因为在开关A打开的瞬间是没有电流流过的。同时，合上开关B，这时传输线、地平面、封装电感LG以及开关B形成一环路，有瞬间电流流过开关B，这样在结点G1处产生地弹扰动。如果在V1和G1之间加上一旁路电容（放置在芯片内部）的话，可以使得V1点处和G1点处的瞬态电压扰动相同，这样在每一次开关切换时，V1点和G1点均会产生电压扰动，然而幅度将会减半。


在高速PCB设计中，在电源管脚附近放置滤波电容就是为了消除电源扰动以及地弹噪声的。系统加上旁路电容以后，由于电容寄生电感的存在，环路的总电感将增加，可能产生的噪声强度也就会更大。因此设计者应该尽可能的选择寄生电感小的旁路电容并合理的将其放置在PCB中。
　　<上一页123下一页> 关键字：高速PCB 旁路电容 噪声  本文链接：http://www.cntronics.com/public/art/artinfo/id/80011137?page=2
器件电源管脚旁路电容的放置
　　
当电流在瞬间通过器件电源管脚流入器件或者通过地管脚流入地时，由于器件封装电感的存在以及电源供给环路中电感的存在，将会产生电源扰动和地弹噪声，因此需要在电源管脚附近放置滤波电容以达到消除电源扰动以及地弹噪声目的。

从上文可知，电源扰动和地弹噪声主要来自于芯片的引脚，由于芯片的输出阻抗（芯片的电源或者地管脚的输出阻抗）一般要比电源平面或者地平面的阻抗大得多（如果不是这样的话，将会有大量的电源、地噪声产生），因此可将芯片看作一个噪声源，对于一块合理设计的电路板而言，无论在什么时候，当噪声源的阻抗比负载大得多的时候，噪声源可以看作一个电流源，它将灌入一定量的电流到电源或者地系统中。为了减小电源或者地噪声，就需要采取措施来减小灌入到电源或者地平面当中的电流量。为了切实做到这一点，理论上需要将电源或者地管脚串联一个阻抗，这个阻抗必须足够大，最好比芯片电源地管脚的输出阻抗还大。但串联这样一个大的阻抗是不现实的，因为如果这样的话，将会在芯片内部产生更大的地弹噪声或者电源扰动，导致芯片不能够正常工作。因此正确的做法还应该是设法将噪声通过低阻抗的回路引到地平面上去。通常的做法是给芯片的电源管脚加旁路电容。下面简单的分析了电容的四种放置方式。
　　
如图7及图8(a)所示，为旁路电容的一种放置方式。将芯片的地管脚直接通过一个低阻抗的过孔D(一般过孔的寄生电感约为1～2nH)连接到地平面上，这样芯片地管脚上的地弹噪声将通过过孔流入到地平面上，抑制了地弹噪声对芯片的影响。芯片的电源管脚通过一小段传输线（通常约为50～80mil长，寄生电感约为1～1.6nH）连接到电容的电源盘垫上，电容的电源盘垫和地盘垫直接通过过孔连接到电源平面和地平面上，这样电源管脚到地平面之间也将有一条低阻抗的通路，有效的克服了电源管脚上的电源噪声对芯片的影响。同时旁路电容附近的电源层上的噪声也将通过过孔B、旁路电容、过孔C这样一条低阻抗通道流入到地平面上，这样的放置方式有效的抑制了噪声对芯片以及电源和其他系统的影响。


如图8(b)所示，将过孔B放在电容电源管脚和芯片电源管脚之间，这样将增加通路A的环路电感，当电容和芯片不是位于同一层时，一般采用这种方式。

如图8(c)所示，将电容电源管脚处的电源过孔B改打到接近芯片电源管脚A处，这种放置方式类似于上述第二种放置方式，将导致环路电感的增加，此方式应避免。
　　
如图8(d)所示去掉电容电源管脚和芯片电源管脚之间的传输线，而将芯片电源管脚直接通过一个过孔连接到地平面上，电容电源管脚和芯片电源管脚之间通过大的电源平面连接到一起，这样通路A包括：两个过孔、一个电源平面、一个电容，也同样增加了环路的电感，而且噪声将对电源平面带来不可预知的影响，另外还增加了过孔的数量，减少了板子上的布线面积。此方式也应尽量避免。

当前数字系统板级频率越来越高，各种EMI问题也越来越严重。合理的选择和使用旁路电容是消除EMI、获得电源完整性的一个关键方面。而且，随着半导体技术的进一步发展，电容也在不同的更新换代以满足高速电路设计的要求。因此，旁路电容选择、旁路电容的摆放等问题需要不断的进行深入探讨。