掉电保护在嵌入式系统中的设计应用
中心议题：
- 掉电保护在嵌入式系统中的设计应用
- 基于掉电保护方案的硬件设计
- 在S3C4510B和μClinux构建的嵌入式平台实现
- 使用5V和3.3V的直流稳压电源
- 采用守候进程的方式
在嵌入式系统设计过程中，系统的掉电保护越来越受到重视。本文介绍的方法是在用ARM7系列芯片S3C4510B和μClinux构建的嵌入式平台上实现的。整个掉电保护实现的基本思路是：产生掉电信号，捕捉掉电信号和处理掉电信号。重点介绍这个过程的具体实现。
系统防掉电设计的目的是：采用一种机制，使得系统在意外失去供电的情况下，可以保证系统运行状态的确定性以及记录数据的完整性;当系统供电恢复后，现场数据可以及时恢复，避免应用系统产生混乱。我们知道，在嵌入式系统设计与开发中越来越多地应用嵌入式操作系统。由于操作系统的引入，数据的读写往往是通过文件的方式完成，而不是直接对存储单元地址操作。用文件读写方式操作数据，在程序的运行过程中往往将数据暂存在易失性的存储空间，如SDRAM，一旦系统意外失电，这些数据往往被丢失。因此，当系统意外失电时必须采取一定的措施进行系统的掉电保护，以避免系统产生混乱。总的说来，防掉电程序的主要思路就是：产生掉电信号，捕捉掉电信号，处理掉电信号和数据以及现场状态的恢复。
如果不引入操作系统，直接对存储单元进行数据操作，每次操作的数据量小，可以利用中断服务的方式进行掉电保护;而用文件的方式进行数据操作，数据量一般比较大，因此基于中断服务的方式进行掉电保护已经不再可靠。本文研究的对象是基于操作系统的较为复杂的嵌入式系统设计过程中的掉电保护。
1 掉电保护方案实现的系统基础
掉电保护是在由ARM体系的硬件平台和μClinux嵌入式操作系统的基础上实现的。
ARM7系列的微处理器支持八种类型的中断处理。外部中断请求会在外部中断引脚有效(一般是低电平)，并且程序状态寄存器相关位(即CPSR的I控制位)设置为允许时得到处理器响应。响应后处理器进入中断工作模式，PC被装人中断向量0x00000018。在这个地址单元存放中断服务程序人口地址，中断服务程序就可以被执行。在掉电保护方案中，中断服务程序很简单，就是将表示掉电的全局变量置位即可。这样可以缩短程序执行时间。
Flash存储器是一种可在系统(in system)进行电擦写，电后信息不丢失的存储器。它具有低功耗、大容量、可整片或分扇区在系统编程(烧写)、擦除等特点，并且可由内部嵌入的算法完成对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。作为一种非易失性存储器。Flash在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。常用的Flash为8位或16位的数据宽度，编程电压为单3.3V。与Flash存储器相比较，SDRAM不具有掉电保持数据的特性，但其存取速度大大高于Flash存储器，且具有读/写的属性，因此，SDRAM在系统中主要用作程序的运行空间、数据及堆栈区。当系统启动时，CPU首先从复位地址0x0处读取启动代码，在完成系统的初始化后，程序代码一般应调入SDRAM中运行，以提高系统的运行速度，同时，系统及用户堆栈、运行数据也都放在SDRAM中。SDRAM的存储单元可以理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新(充电)。因此，要在系统中使用SDRAM，就要求微处理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路，特别的情况是在系统失电后，要采取一种有效的机制确保将sDRAM中的数据写入F1ash中。
2 基于掉电保护方案的硬件设计
图1是一种典型的嵌入式系统硬件设计方案。系统的微处理器采用S3c4510B，是基于ARM7体系结构的。SDRAM是一种易失性存储器作为程序的运行空间，类似于PC机的内存;Flash作为程序存储空间是非易失性的。程序运行过程中的数据往往缓存在sDRAM中，在系统失电时必须写往Flash。
