XiP该框架适用于边缘物联网和AI代码和性能要求
设计灵活性是这些设备的关键优势之一，因为它不包括内部闪存，而是应用外部存储器，这使得这些设备成为可能MCU根据应用程序的规定，可以容纳任何大小的代码和数据存储空间。EcoXiP提供可以加速的多级智能串行外设接口CPU数据流与外部闪存之间，允许通过八条平行数据线一次传输数据。
传统微处理器（MCU）构架（具备ADS7816UB处理器，上述闪存和外围输入或导出装置在过去40年中基本一致。然而，由于系统需求的快速发展，新的应用程序和用例正在破坏这种长期的设计范式：
大量的代码或大量的处理和特性
例如，考虑小型连接设备(如物联网节点)或可穿戴设备(操作高级蜂窝或无线协议，例如LTE-M，NB-IoT或Wi-Fi）激增。这些通信堆栈包含大量代码，因为应用软件的大规模通常不适合MCU内置闪存。
或者考虑人工智能（AI）随着推理应用程序的快速增长，这些应用程序必须在网络边缘提供大量的数据处理功能，这将导致高水平的功耗。为了实现这些双重竞争规则的更高的性能和更高的能源效率，设计师可以在更现代的生产过程(如22nm甚至更精细的几何形状)在建筑设计上。不过，这些较新的工艺节点不提供上面的闪存。
这些例子给边缘设备设计者带来了挑战:如何设计一个框架，提供大量代码所需的性能存储空间，同时遵循极低的功耗和较小的芯片面积限制。
内存扩展框架
答案是部分或全部MCU闪存放在片外，以便实现或就地实现XiP方式运作。XiP这是一种直接从外部闪存执行代码的方法，而不是首先将其从闪存复制到RAM，然后从该RAM程序执行XiP框架中的闪存位于芯片的外部，因此设计者不受芯片上存储器数量的限制——根据必要性，外部存储器可以尽可能大，以有效地解决大型代码集。
这类新式MCU结构的一个关键例子是恩智浦RT系列“交叉处理器”，比如i.MXRT1050。设计灵活性是这些设备的关键优势之一，因为它不包括内部闪存，而是应用外部存储器，这使得这些设备成为可能MCU根据应用程序的规定，可以容纳任何大小的代码和数据存储空间。此外，根据从芯片中移除嵌入式闪存，恩智浦可以将其他功能放在芯片上，以帮助提高性能或能效。
也可以在更先进的工艺节点(小于40nm）中制造处理器，适用于更高的响应速度、更高的能源效率和更低的成本。放置闪存很有趣，特别是对于当代生产过程，放置闪存所需的额外制造过程显著增加了硅的成本。选择上面的闪存定制MCU一定要吸收这个过程的成本——这个过程大约比没有闪存的同一个版本贵30%到40%——闪存本身的面积成本。
不过，要打造成功的XiP对于框架，设计者不能只使用任何闪存。串行闪存通常用于应用程序存储，例如PC里的BIOS。因此，闪存模块的特性或电源效率并不是特别关键，因为它只是在启动时复制闪存内容RAM。然而，如在XiP在框架中应用闪存时，软件应从外部存储器中获得，这意味着高性能和高能效变得尤为重要。
Adesto制定了一种闪存设备，经过特殊改进，可以用作闪存设备XiP外部存储操作的微架构。Adesto EcoXiP Octal xSPI非易失性存储器（NVM）利用串行闪存技术的发展，满足高性能要求，使闪存设备能够从恩智浦随机访问RT对1050等设施的读取请求进行响应，并提供低延迟和高吞吐量的指令和数据。
挑战1：性能瓶颈
构建外部闪存系统以构建外部闪存系统XiP作为存取存储器在结构中的操作会带来很多挑战。处理器外部闪存是根据串行总线接口连接的独立设备。在传统的串行通信中，数据通过串行方式传输，一次通过一条路线传输。这就引入了性能瓶颈和数据流延迟，特别是在性能要求高的系统中。
Adesto制定了EcoXiP来自主机的快速响应MCU提供低延迟和高吞吐量的指令和数据。事实上，EcoXiP器件符合JEDEC最新八通道SPI协议（xSPI），使通信速度比单线串行闪存快得多。EcoXiP提供可以加速的多级智能串行外设接口CPU数据流与外部闪存之间，允许通过八条平行数据线一次传输数据。
此外，生态改善还具有双倍数据率（DDR）功能，这是高速数据内存中常见的功能。DDR工作原理应该在串行时钟的上升边缘和下降边缘传输数据位。当代串行闪存装置的时钟速率超过100MHz，而且由于传输数据位只需要半个时钟周期，DDR有可能使外部存储器的货运量翻倍。八进制接口和DDR结合作用，可将xSPI协议的货运量增加到单线串行闪存的16倍。
EcoXiP通过降低指令接口的成本来解决延迟问题。“突发阅读带包装”指令的“持续”方法允许更快地浏览数据，以减少后续数据获取所需的时钟周期数。此指令的应用消除了推送指令和地址的必要性，然后在连续缓存中等待阵列访问时间（虚拟周期）。这可以节省大约20个周期，从而减少CPU看到的平均延迟。
挑战2：电源效率
建筑有离散CPU外部闪存XiP除了相互通信所需的动能外，系统的另一个挑战是，为这两个单独的设备供电可能会增加系统的总能耗。EcoXiP设计通过在XiP为降低这种风险提供有竞争力的功耗。针对133MHz八通道SPI读取，EcoXiP读取电流一般为35mA，类似八通道SPI一半的装置速度。EcoXiP还提供可配置强度I/O驱动软件。可以最大程度地降低驱动软件的强度CPU与EcoXiP通信所需的功耗。
此外，EcoXiP在CPU当不需要闪存时，提供深度省电模式和超深度省电模式。在超深省电模式下，该装置一般消耗200元nano安培，从而达到极低的功耗，对唤起时间的影响很小。
与基于RAM与系统相比，超深节电模式带来了XiP另一个优势。这种模式下闪存的功耗明显小于上面的功耗SRAM或外界DRAM功耗。有些基础RAM系统设计人员会选择在深度睡眠时关闭存储器的电源，但这需要重新加载外部闪存RAM，这是一种耗时耗电的操作。
挑战3：无线升级
XiP系统设计者面临的另一个挑战是为外部世界提供无线程序信息（OTA）更新方式OTA升级写入闪存可能会阻止闪存长时间回应读取，进而阻止系统实施升级所需的下一个命令，从而导致解决死锁。
EcoXiP并发读写(也称为边读或边读)RWW）允许主机处理器继续从闪存阵列的分区获取数据，同时修改信息的另一部分。例如，涉及删除串行闪存和编程控制的定时数据记录不会使XiP程序处于暂停状态。依靠依赖。RWW在编程过程中，指令和数据获取将像往常一样继续在闪存的不同分区中进行。
Adesto全球管理者为微电子行业开发开放标准和出版物JEDEC紧密配合，为MCU如何与XiP框架中的串行闪存设备应建立通信标准。阿德斯托是第一个实施所有串行闪存的公司JEDEC标准闪存制造商，包括JESD216D、JESD251和JESD因此，遵循这些标准的设计师可以可靠地实施这些标准EcoXiP，以搭建对于XiP优化架构的高级器件。
结果
尽管片外闪存不是芯片设计师面临的每一个挑战的答案甚至不是每个系统或应用的答案，但是，XiP框架可以适用于可扩展的外部软件和数据存储空间，以满足新兴用例，特别是对于边缘物联网和人工智能应用程序。集成外部串行闪存和嵌入式处理器可以提供高度可扩展的通道，以应对当今正在发展的嵌入式系统面临的许多挑战。
