性能提高44%，三星计划2纳米制程加入背后供电技术

? ? ? ?在与台积电的竞争之路上，三星可谓频繁出招。除了3纳米导入全新GAAFET全环绕栅极电晶体架构，已成功量产，照三星半导体蓝图分析，2025年大规模量产2纳米，更先进1.4纳米预定2027年量产。

　　韩国媒体The Elec报导，三星计划使用背面供电网络(BSPDN)技术用于2纳米芯片。研究员Park Byung-jae在日前举行的三星技术论坛SEDEX 2022介绍BSPDN细节。从过去高K金属栅极技术到FinFET，接着迈向MBCFET，再到BSPDN，FinFET仍是半导体制程最主流技术，之前称为3D电晶体，是10纳米等级制程关键，三星已转向发展下一代GAAFET。

　　三星未来将借由小芯片设计架构，不再采用单个芯片应用同节点制程技术，可连接不同代工厂、不同节点制程各种芯片模组，也称为3D-SOC。BSPDN可解释成小芯片设计演变，原本将逻辑电路和存储器模组整合的现有方案，改成正面具备逻辑运算功能，背面供电或讯号传递。

　　值得一提的是，BSPDN并不是首次出现，这一概念于2019年在IMEC研讨会就出现过，到2021年IEDM论文又再次引用。2纳米制程应用BSPDN后，经后端整合设计和逻辑最佳化，可解决FSPDN的前端布线壅塞问题，性能提高44%，功率效率提高30%。