创意电子宣布推出?GLink?2.3LL：采用?2.5D?技术的全球最强互连?IP
台湾新竹?–?2022?年?10?月?26?日?–?先进?ASIC?领导厂商创意电子?(GUC)?今日宣布，基于台积电?CoWoS??和?InFO?小芯片整合平台的?GLink?2.3LL?(GUC?multi-die?interLink)?接口?IP?已通过完整流片验证，于?2022?年?10?月?26?日在美国加利福尼亚州圣克拉拉会议中心?(Santa?Clara?Convention?Center)?举行的?2022?台积电开放创新平台?(Open?Innovation?Platform?)?生态系统论坛中公开亮相。
?GLink?2.3LL?能以每毫米晶粒边缘?2.5?Tbps?的速度传输全双工流量，以最有效的方式运用稀少的晶粒边缘资源。GLink?2.3LL?端对端延迟时间仅?5?ns，加上实测功耗仅?0.27?pJ/bit，因此是现今市面上效率最高的小芯片接口。GLink?2.3LL?支持?InFO_oS?与所有类型的?CoWoS?(包括硅–S?与有机中介层–R)，而业界多家主要人工智能?(AI)、超算CPU?与车用客户均已在新一代产品中导入?GLink?2.3LL。
结合可配置的参数?(总线宽度和其他属性)，创意电子可提供完整的?AXI、CXS?或?CHI?总线网桥来使用GLink?2.3LL?实体接口。集成传输与接收跨频率域?(CDC)?FIFO?则可让互联的晶粒使用各自的频率，并可随时变更而无需中断任何数据流量。GLink?2.3LL?IP?内含一个连结层训练?(Link?Training)?硬件状态机，可在正常运作期间自动追踪电压与温度变化，免除运用用户软件来操控接口的需要。这些训练与追踪作业完全是在接收端完成，不需要任何晶粒对晶粒互动，符合严格的汽车功能安全?(Automotive?Functional?Safety)?要求。GLink?2.3LL?的?I/O?具备高串扰容忍度，因此可使用?CoWoS/InFO?非屏蔽式布线，有效地将中介层或?RDL?的讯号传输线数目扩增为两倍。GLink?2.3LL?具有备援通道，可在生产测试或现场运转期间用以替换故障的通道。另外，proteanTecs?互连监控系统已与物理层相整合，可在正常运转期间监控每个实体信道的信号质量，观察是否有因?CoWoS?或?InFO_oS?物理效应而出现的通道性能和可靠性降级，进而有助判断是否要以备援信道替换信号质量接近临界点的信道，以防止系统故障并延长产品的使用寿命。
台积电N3E版的?GLink?2.3LL?将于?2023?年第?1?季供应，而采用台积电?N5A?工艺的?GLink?-车用版则预计于?2024?年上市。创意电子已研发许多通过流片验证的?GLink?IP?产品，累积了丰富的专业能力，在导入?UCIeTM?时更充分善用这方面的优势，进而降低实现?UCIeTM?的风险。
创意电子总经理戴尚义博士解释道：「使用?CoWoS?和?InFO?的小芯片架构已蔚为基础设施产品的主流，而创意电子在?HBM?与?GLink?IP?的开发以及?CoWoS?产品的大量制造上，都有多年的丰富经验。随着新?GLink?2.3LL?通过流片验证，创意电子坚定地展现了我们提供最具竞争力之?2.5D?全方位解决方案的长期承诺，包括业界首个通过流片验证的?HBM3?物理层与控制器、GLink?2.5D?与?3D?小芯片接口、电气和热仿真、封装设计、DFT?与生产测试、CoWoS?与?InFO?制造专业能力等。」
创意电子技术长?Igor?Elkanovich?则表示：「我们致力设计在功耗大于?1000W?的内含多重小芯片之?ASIC?上能达到零错误运转的?IP。我们会测试它们对高功耗噪声、温度和电压循环的抗扰力，确认能在非常严苛的条件下达到数月之久的零错误运转。我们也会运用在?ASIC?生产上的经验，定义完备的硅验证测试套组，并致力在维持低功耗与低延迟时间的前提下，每年将带宽密度提升两倍，以打造未来的?CPU、GPU、DPU、AI、车用与网络处理器。」
深入了解创意电子的 GLink IP 与 InFO/CoWoS 全方位解决方案?
若要进一步了解相关信息，请直接联络您的创意电子销售代表，或是寄送电子邮件至?guc_sales@guc-asic.com?
关于创意电子?GLOBAL?UNICHIP?CORP.?(GUC)
创意电子是先进客制化?IC?领导厂商，使用最先进的制程和封装技术，为半导体产业提供领先的?IC?设计和?SoC?制造服务。公司总部位于台湾新竹，在中国、欧洲、日本、韩国和北美均设有分支机构，并在全球各地享有盛誉。创意电子在台湾证券交易所公开交易，代号为?3443。更多相关信息请参阅?www.guc-asic.com
责编：Amy.wu
