二维材料：突破传统计算架构的新路径
在传统的计算架构中，计算机由计算、存储等独立芯片组成，数据在不同芯片之间进行传输和处理。随着智能化技术和数据洪流的到来，芯片之间的通信速率限制了计算效率的进一步提升。在这种背景下，三维异构集成被产业界寄予厚望。而二维材料的超薄、高迁移率、可低温制备、便于转移和集成等优势属性，为三维异构集成以及半导体器件性能的提升打开了新的思路。斯坦福大学电气工程及材料科学与工程教授Eric Pop（埃里克·波普）在11月18日举办的安徽省新一代信息技术产业生态大会暨集成电路材料高端论坛上表示，二维材料可以在低温条件（相对硅）下进行制备和移层的特点，使其能够作为一个优选项，融合到三维异构集成工艺的后道工序中。
材料发展推动半导体及电子设备演变
半导体材料的发展史，也是半导体器材乃至智能终端的演变史。20世纪60年代提出的相变材料理论,在英特尔和美光的推动下于2010年前后进入商业化进程，用于数据存储。20世纪80年代，法国科学家阿尔贝·费尔和德国科学家彼得·格林贝格发现了巨磁阻效应，1991年IBM应用该技术推出首款3.5英寸的1GB硬盘。接下来，OLED、蓝光LED、碳纳米管、石墨烯等材料陆续被发现或论证，目前IGZO、OLED、蓝光LED已经实现了商业化并用于显示等产业。
二维材料的提出和论证，为半导体器件的性能提升带来了全新的想象空间。二维材料是指厚度约为1-3个原子层的材料，有金属、绝缘体或半导体等种类。二维材料最经典的例子是石墨烯，这种由碳原子形成的单层正六边形薄膜厚度仅约3埃，也是2010年诺贝尔物理学奖的主要课题。如果将碳原子换成硼原子和氮原子，就能得到结构与石墨烯相似的氮化硼。
Eric Pop以二硫化钼为例，介绍了二维材料令学术界振奋的特征。二硫化钼的厚度约为3个原子层，钼原子层夹在中间，硫原子位于两侧。其优势吸引了多个研究团队的注意。一是电子和空穴迁移率表现优异，超过同样厚度的硅膜，这对于电子应用非常重要。二是迁移率能够在薄至亚纳米级别的单层结构中得到保持，这是目前无法在硅材料实现的。三是二硫化钼能够在侧壁上制备，且能够以一些创新的方式集成。四是二硫化钼的片层之间靠结合力较弱的范德华力结合，这就意味着它不会牢牢地粘附在任何基材上，能够与非晶氧化硅等各种类型的基材在低温条件下集成，且不需要晶格匹配。
斯坦福大学教授Evan Reed的研究指出，二维材料的数量在一千种以上，包括带隙基本为零的石墨烯，带隙在1到3 eV左右的半导体，以及带隙较宽的绝缘体。Eric Pop表示，二维材料难以直接与硅竞争，但可以弥补硅的短板。
“我们团队已经研究了大约10种不同的二维材料，还有一千多种材料有待研究。二维材料需要探索和试验的东西还有很多，前景也非常广阔。”Eric Pop说。
二维材料是三维异构集成的优选项
智能化带来的数据洪流，正在对传统的计算架构带来挑战。当前的计算机大多由不同的独立芯片组成，数据在逻辑芯片和存储芯片间来回穿梭，限制了计算速度的提升。在这种趋势下，从传统平面集成向垂直立体集成延伸的三维集成技术，引起了学术和产业界的重视。
“我们认为未来的计算架构会对逻辑芯片和存储芯片进行三维垂直整合。在这个过程中，上层的设计，即后道工序中可以使用二维材料。只要这些二维材料与硅衬底兼容，低层或底层的硅基层就不需要更换。”Eric Pop说。
目前，Eric Pop研究团队能够在相对较低的温度下制备或转移二维材料，并能够在不超过两个小时的制备时间内制造三维异构集成芯片。同时，该团队能够利用二维材料制备具有高深宽比（沟槽的深度/沟槽的宽度）的三维测试结构，在结晶二维半导体上，Eric Pop团队实现了高达13的沟槽高宽比,这是硅难以做到的。
“如今DRAM和闪存的制造过程通常基于硅，但两者制造所需的温度范围不同。这给了我们一个想法，既然我们可以在相对低的温度下进行二维材料的制备和移层，那我们可以用二维材料垂直搭建三维晶体管。二维半导体其实可以作为一个优选项，融合到三维异构集成工艺的后道工序逻辑之中。”Eric Pop说。
晶体管是材料特性的试金石。2016年，Eric Pop团队展示了10nm级二维晶体管，并实现了400微安/微米的创纪录电流密度。但团队很快意识到，彼时的二维晶体管严重受限于接触电阻，较高密度的电流通过原子级薄的材料，会导致材料发热。
为了解决接触电阻对二维晶体管性能提升的限制，Eric Pop团队使用氧化铝掺杂并作为二维材料的封装层，通过对触点边缘进行掺杂，团队可以获得较高的电流密度和较低的接触电阻。
另一个需要解决的问题是发热对于二维晶体管的影响，尤其是在三维异构集成中，存在诸多接触面和低导热率材料，各种材料、器件“互相煎熬”，会导致晶体管、连接器发烫。一旦内存发烫，数据保留时间、可靠性等性能都会受到影响。
在研究二维材料热性能的过程中，Eric Pop团队注意到二维材料在平面内和平面间的导热率是不同的。在平面内，二维材料往往具有良好的导热性。一旦被堆叠起来，二维半导体的导热率会变低。基于这一特性，该团队设计了二维堆栈的平面外导热性。
“我们把导热率设计得极低，使用了多层二硒化钨、硫化钼和石墨烯，这些材料层的平面内和平面间导热率非常低，达到0.01瓦/米开尔文，比空气导热率还低。这就形成了一个人工绝热体。”Eric Pop表示。
二维材料的跨平面导热性还被Eric Pop团队应用于热敏晶体管的制作。
“当我们在较厚的二硫化钼膜中夹入锂，跨层导热率会明显下降，大概会降为原来的1/10。如果把锂抽出来，跨层导热率又会提升10倍左右。尽管切换的速度并不快，但本质相当于一个热敏晶体管。我们正在进行研究如何使它成为一个反应更快的热敏晶体管，并将它用于操纵电子芯片的热瞬态，前提是实现更快的切换速度。”Eric Pop表示。
二维材料的商用要充分考虑工程实现
虽然二维材料的优势和前景已经被学术界论证，但如何实现商用并真正作用于终端设备，仍然需要学术界和产业界的联合推动。
Eric Pop注意到，在已经商用化的半导体材料中，IGZO（铟镓锌氧化物）从理论提出到的商业化历时最短。从2004年日本东京工业大学的细野秀雄及其团队发表相关论文到2010年初面市，IGZO只用了十年左右的时间就被LG和苹果公司用于显示器的制造。
“IGZO之所以能够快速完成商业化，一方面源于明确的市场需求。另一方面是该材料的迁移率和透光率都优于当时已有的解决方案。此外，IGZO只需整合已有技术，即当时用于显示器的非晶硅技术就能够加工生产，因此能够迅速应用于消费产品之中。”Eric Pop表示。
二维材料的商业化路径也有着异曲同工之处。Eric Pop指出，能够取得商业成功的二维材料具有不寻常的特性，无法被体硅模仿，且能够满足工程实现。
“我们不仅要提出新颖、巧妙的想法，还要考虑制造上是否可行，在基于可信基准的同时尽可能使用现存的制造技术。”Eric Pop指出。他表示，一方面，诸如提升材料质量或接触电阻等孤立的改进是不够的，需要对接触电阻、迁移率、更高质量的制备和更少的缺陷等进行通盘考虑。另一方面，学术界要充分与行业伙伴交流，弥合业界和学界之间的鸿沟。
二维材料的制备技术正在进步。曾经英国曼彻斯特大学的科学家安德烈·海姆和康斯坦丁·诺沃肖洛夫用胶带从石墨晶体分离石墨烯，并在2010年获得诺贝尔奖。Eric Pop表示，如今他的研究团队已经可以通过化学气相沉积或化学气相传输方法来制备二维材料。
“我们团队内部会开玩笑说，我们不再使用任何胶带获取二维材料。在学术实验室，我们可以在25毫米到100毫米的芯片或晶圆上制备二维材料。通过与斯坦福大学教授Andy Mannix合作，我们已经能够以各种方式从不同角度堆叠二维材料，甚至达到了4英寸晶圆级别。”Eric Pop说。
当前，台积电、英特尔、三星、IMEC都在进行二维材料的研究，从制造技术层面探索二维材料的量产和商用。
“二维材料的量产和商用化已经在路上，台积电、三星、IMEC纷纷宣布在300mm及以上尺寸晶圆上实现了二维材料的制备。虽然质量还不够完美，但处于持续的改进中。三星在大约10年前宣布实现了石墨烯生长并将其转移到更大体积的卷膜上，用于柔性电子和显示。二维材料最大的挑战不是制备，而是如何降低缺陷并实现良好的一致性。相信持续的研究经费投入和业界对于二维材料前景的乐观预期，能够推动这一目标的早日实现。”Eric Pop在邮件回复《中国电子报》记者中表示。
