你好!欢迎来到深圳市品慧电子有限公司!
语言
当前位置:首页 >> 技术中心 >> 传感技术 >> 芯片异构集成存在三大挑战,EDA软件公司如何应对行业变革?

芯片异构集成存在三大挑战,EDA软件公司如何应对行业变革?


记者 | 彭新

从技术上来看,芯片领域新型技术层出不穷,新兴架构、标准、需求和理念不断推动行业进步。总结来看,开源技术逐渐受到青睐,RISC-V、Chiplet等技术成为行业高频词,在此变革时期,处于芯片设计领域上游的EDA软件公司如何应对?对此,全球三大EDA公司的西门子EDA给出见解。

西门子EDA的前身Mentor Graphics是美国自动化软件设计和供应商。其业务覆盖领域包括集成电路(IC)设计、测试和制造;电子系统设计和分析;系统单芯片(SoC)设计;以及汽车电子设计解决方案等。2017年Mentor被西门子收购后,并入西门子数字化工业软件,完善西门子软件领域整体布局。2021年,Mentor Graphics更名为西门子EDA。

EDA工具是一种基础性的工业软件,每家企业设计芯片时都会用到,就好像造房子前需要先用工具画出图纸。在芯片设计领域,全球芯片企业都在使用美国新思(Synopsys)、楷登(Cadence)和西门子EDA三家EDA公司开发的工具,国内EDA企业尚在起步阶段,在先进制程上无法替代,近两年,有关EDA自主话题在国内得到热议。

这一并购令重组后的西门子EDA获益良多,包括来自西门子集团的技术和客户支持,西门子EDA全球副总裁兼中国区总经理凌琳称,从2017年至2021财年,西门子EDA基本实现超过两位数增长,在EDA市场的份额也从2016财年的20%增加到2021财年的24%。

在中国,蓬勃发展芯片业近年呈现爆炸式的增长,这一大潮背后,也是经历了新冠疫情后的缺芯风暴、汽车电子化大潮带来的芯片业结构性变化,带动更多行业外参与进入芯片行业。西门子EDA亚太区技术总经理李立基就观察到,新进入行业的玩家越来越多,身份也愈加复杂。

“因为数据的增加,半导体的需求也更多了。原来是做系统、通信设备,甚至做汽车、手机的,它也自己来做芯片。”李立基说,这些公司此前有自己的芯片供应商,但也深入参与到芯片的设计研发中,形成基于芯片的上下游应用的垂直集成现象。凌琳称,从制造端来看,以前此类系统公司在十年前的生意不足5%,现在已经接近30%,“自研芯片新势力是增长最快的客户群。”

这一趋势也为西门子EDA等众多同业公司带来挑战,李立基将之总结为芯片的“系统规模扩展”(System Scaling),“有些系统公司做芯片、软件、系统一起来做,所以在做设计的时候不是先做完芯片,然后再做它的系统或软件。”他称,在芯片设计中容许软件、机械和芯片同期做验证和设计,已经是西门子EDA力求应对的需求。

实现更先进工艺技术(Technology Scaling)和设计规模扩大(Design Scaling),也是在芯片技术进程中西门子EDA需要跟进行业技术发展的两大方向,分别对应芯片制程进步和所谓“大芯片”设计。

与国内芯片创业潮同步的是,在物联网领域,开源架构RISC-V的出现,进一步点燃新进者的热情,如何看待RISC-V等新兴技术背后,芯片领域开源技术流行?对此凌琳表示,无论是开源和不开源,相信市场最终决定一切,其中,西门子EDA的任务就是倾听客户的需求,来满足他们在不同方向对产品设计或运用场景或生态系统的支持。目前而言,西门子EDA一定会支持较主流的和所有的生态系统。

近期,处在风口中的Chiplet引发热议,全球半导体产业正携手制定互联标准,身处产业链中的EDA公司如何应对?

Chiplet即“小芯片”或“芯片粒”,通过把不同芯片的能力模块化,利用新的设计、互联、封装等技术,在一个封装的产品中使用来自不同技术、不同制程甚至不同工厂的芯片。在芯片产业,这一技术方向受到行业追捧,AMD、英特尔等公司已先期采用Chiplet方案设计芯片。此方案也被成为“异构集成”。

3月,AMD、Arm、英特尔、高通、三星、台积电、日月光等十家半导体产业上下游企业组成UCIe(Universal Chiplet Interconnect Express)产业联盟,意欲推动Chiplet互联标准规范化、共建开放生态。

李立基认为,UCIe所解决的问题主要是不同的Chiplet之间用什么标准去互通。而对EDA公司而言,更关注的是解决数据互通时,芯片设计阶段的数据格式、热仿真等现实问题。目前,在EDA领域,行业存在CDX (Chiplet Design Exchange)联盟,西门子EDA处于其中,与晶圆厂等公司积极参与Chiplet技术合作。

他称,异构集成的挑战可以分为三个方面:首先是制造,如何把良率提升。其次是生态系统,上下游需要推动统一标准的形成;其次,还有测试以及散热等问题需要考虑。

Chiplet是系统工程,涉及到芯片设计、晶圆制造、封装、测试等多个环节。凌琳称,任何一个工程问题要解决的可能是成本效益各方面的考虑,异构集成在芯片行业的火爆,原因在于先进集成越来越贵:“电路越来越复杂了,你要用到的资源,不光是软硬件的计算资源、授权许可的资源、工程人员的资源,其实都是非常贵的。现在大家都在谈摩尔定律变慢了,人们就发现,在往深度很慢的时候,广度方面用3D、2.5D异构集成做同样高性能的芯片组,甚至是子系统,这样是解决目前技术演进,还是需要加速演进的。”

用户评论

发评论送积分,参与就有奖励!

发表评论

评论内容:发表评论不能请不要超过250字;发表评论请自觉遵守互联网相关政策法规。

深圳市品慧电子有限公司