芯片制造提出新挑战，原子层刻蚀工艺或满足新需求

当前，芯片制造已步入5纳米节点，随着集成电路不断微缩，工艺技术面临极大挑战。

其中，原子层刻蚀工艺（atomic layer etching，ALE）成为近年重新兴起的技术。ALE能够将刻蚀精确到一个原子层（相当于0． 4nm），要求刻蚀过程均匀地、逐个原子层地进行，并停止在适当的时间或位置，从而获得极高的刻蚀选择率。

ALE不仅具有极高的刻蚀选择率，其刻蚀速事的微负载（Micoloadin）效应也因为自饱和效应的保证而几乎为零，不论在反应快的部位和反应慢的部位，每个周期仅完成一个原子层的刻蚀。另外，ALE所用到的等离子体相当弱。有的甚至采用远程等离子体源，等离子体携带的紫外辐射和电荷量都很小，所以对器件的电学损伤非常小。

基于精确的刻蚀控制、良好的均匀性、小的负载效应等优点，ALE也越来越受到重视而重新成为研究热点。不过，ALE的应用目前还处于初级阶段，相应的设备仍不成熟， 距离上述理想化的AIE应用还有相当的距离。

近日，美国能源部（DOE）的普林斯顿等离子体物理实验室（PPPL）则宣布加入工业界的努力以延长这一过程并寻找新的技术来制造更强大、更高效和更经济的芯片。在跟全球芯片制造设备生产商Lam Research Corp．签订的合作研究与开发协议下进行的第一项PPPL研究中，实验室科学家通过使用建模正确预测了原子级芯片生产中的一个基本阶段。

其中，PPPL的科学家们则对ALE进行了建模。这一过程可用于在硅片上的薄膜上蚀刻复杂的三维结构，其关键尺寸比人的头发还要细几千倍。

PPPL的研究人员表示：“作为第一步，模拟结果基本上跟实验一致并可能导致对使用ALE进行原子尺度蚀刻的理解的改进。而这一切都始于建立我们对原子层蚀刻的基本理解。”他指出，理解的提高将使PPPL能调查诸如表面损伤的程度和ALE期间形成的粗糙度。

该模型模拟了依次使用氯气和氩气等离子体离子来控制原子尺度上的硅蚀刻过程。等离子体或电离气体是一种由自由电子、带正电的离子和中性分子组成的混合物。用于半导体设备加工的等离子体接近室温，这跟核聚变实验中使用的超高温等离子体相反。

Graves表示：“Lam Research的一个令人惊讶的经验性发现是，当离子能量比我们开始时的能量高得多时，ALE过程会变得特别有效。因此，这将是我们下一步的模拟工作——看看我们是否能理解当离子能量高得多时发生了什么及为什么它这么好。”