绕开先进制程封锁 中国“小芯片”标准草案即将公示
仅隔一周，苹果又甩出了一个性能爆表的顶级电脑芯片 M1 Ultra，其中将两枚 M1 Max 芯片“粘连”而成的“胶水”封装大法，同样属于 chiplet 技术范畴。
这两起事件，直接将 chiplet 的热度推至高潮。
▲ 苹果 Chiplet 专利与 M1?Ultra 芯片（参考专利 US 20220013504A1）
值得注意的是，拥有顶级芯片设计水平的苹果，并未出现在 UCIe 标准的首发成员名单中，其 M1 Ultra 芯片的实现方式，也与 UCIe 不同，反倒与我国正在推进的 chiplet 标准在目的和功能上有些类似。
标准的制定对于生态的扩张至为关键，但多位业内专家或资深人士告诉芯东西，UCIe 标准对国内产业的价值还很模糊，尤其在全球科技“武器化”和美国政府提防中国科技崛起的地缘冲突背景下，这个新标准预计很难为国内厂商提供助力。
芯东西获悉，国内 chiplet 标准草案现已制订完毕，即将进入征求意见阶段，预计第一季度挂网公示和意见征集，第二季度完成技术验证计划制订，年底前完成技术验证，并完成标准文本的确定，进行初版标准的发布工作，首个版本发布即可用。
那么，国内外标准存在哪些异同？这些标准的建立会怎样影响后摩尔时代芯片的发展格局？推进此类标准的建设，还需突破哪些障碍？
围绕这些问题，近日，芯东西与无锡芯光互连技术研究院院长、无锡芯光集成电路互连技术产业服务中心主任、中国计算机互连技术联盟秘书长、中科院计算所研究员郝沁汾进行深入交流，解读 chiplet 标准建设背后的痛点、趋势与隐忧。芯谋研究分析师张先扬亦为本文贡献了有价值的行业观点。
▲ 无锡芯光互连技术研究院院长、无锡芯光集成电路互连技术产业服务中心主任、中国计算机互连技术联盟秘书长、中科院计算所研究员郝沁汾
01. Chiplet：摩尔定律的“救星”
Chiplet 是一个舶来词，因其后缀“-let”表示“小”，因此常被译为芯粒、小芯片。
简单来说，它能将采用不同制造商、不同制程工艺的各种功能芯片像搭乐高积木般进行组装，从而实现更高良率、更低成本。
▲ 部分集成电路互连技术种类示意图
2015 年，Marvell 创始人周秀文在 ISSCC 2015 上提出 MoChi（模块化芯片）架构概念。随后，AMD 率先将 chiplet 应用于商业产品中。
相比之下，英特尔切入这一技术方向的时间稍晚。2020 年 1 月，英特尔加入由 Linux 基金会主办的美国 CHIPS 联盟，并免费提供了 AIB 互连总线接口许可，以支持 chiplet 生态系统的建设。
但由于需使用英特尔自家的先进封装技术 EMIB，AIB 标准未能广泛普及。今年 3 月，英特尔又牵头发起一项 chiplet 新标准，即开篇提到的 UCIe 标准。
UCIe 标准在封装的方式上更加多样化，比如支持标准的 MCM 封装方式，因而更易被采用。
“从行业来说，UCIe 的问世，意味着一个可以推广普及的、真正的 chiplet 标准到来了。”中国计算机互连技术联盟秘书长郝沁汾说。
值得注意的是，UCIe 联盟的初始成员名单囊括了全球最顶级的芯片制造商英特尔、台积电、三星，最大芯片封测商日月光，以及 AMD、Arm、高通等 x86 和 Arm 生态中实力领先的芯片设计企业。
2021 年 1 月，台积电总裁魏哲家在财报会议上透露：“对于包括 SoIC、CoWoS 等先进封装技术，我们观察到 chiplet 正成为一种行业趋势。台积电正与几位客户一起，使用 chiplet 架构进行 3D 封装研发。”
能让昔日在某些领域互为竞争对手的巨头们此刻手挽手，足见 chiplet 的发展潜力不容小觑。
为什么 chiplet 势头渐盛？这与摩尔定律的放缓有密切关联。
按照摩尔定律，单靠芯片制造商工艺技术的迭代，每 18 个月，芯片性能就可以提升一倍。但近些年，由于摩尔定律放缓，3nm、2nm 之后再如何往下走尚未可知，先进制程演进即将停滞。继续提升晶体管密度即便在技术上可行，也会带来巨额成本。
当靠工艺提升性能遭逢瓶颈，单芯片设计的技术路线很难继续走下去，向基于 chiplet 的芯片设计技术转型，已经是许多芯片产业链头部玩家的共识。
▲ 随着先进制程演进，芯片设计成本飙升
相比单芯片设计，基于 chiplet 设计的芯片，可以进一步提升良率，降低成本，同时性能更强。
一颗芯片上有不同功能的模块组件，如果全用最先进的技术节点来制造，成本会非常高。而多颗小芯片封装在一起，通过让不同功能的芯片模块分别选用合适的制程工艺，不仅可在技术方面实现各功能的最优化，合理利用先进工艺提升那些能够获益的芯片内容，也能进一步节约生产成本，提升所设计芯片的总体性价比。
除此之外，芯片面积越大，良品率越低。比如 150mm2 芯片的良品率有 80%，到 700mm2 已经低至 30%。Chiplet 采用多颗小芯片组合的思路，以更小的裸片提升总体良率，可以带来更高的硅利用率和产能。
因此，芯片业已经不再只关注单裸片芯片，而是开始将多个裸片组成的单个芯片集成到系统中，并有越来越多的芯片公司投入相关研发。
但随着基于 chiplet 的芯片品类逐渐多样，缺乏标准的问题逐渐变得棘手。
02. 不仅要建立标准 还必须建立国内原生标准
传统芯片设计阶段涉及的各种 IP 都有标准，所以厂商无需担心用起来无所依。
但 chiplet 这个新兴技术领域中，可能会涉及到多家同时在做各种功能芯片的各类设计、互连、接口，如果没有统一的标准，市场和生态是做不大的。
于是英特尔振臂一挥，一呼百应，把芯片圈最有话语权的代工商、封测商、芯片设计龙头、云计算巨头聚到一起。
▲ UCIe 联盟首批成员名单
在郝沁汾看来，英特尔牵头这些标准的核心动力，是维护和丰富其生态系统的完整性。UCIe 标准明确提出支持 CXL 和 PCIe 协议，而这两个互连协议均由英特尔提出和创建。
例如，PCIe 是 x86 系统主要的 IO 总线标准，所有 IO 设备必须支持 PCIe 才能和 X86 CPU 相连。由于目前很多加速器芯片的计算能力，已经可以和主 CPU 相提并论，因此 CXL 在 IO 模式基础上，又新增了 CXL.mem 和 CXL.cache 的模式，以适应技术形势的发展。
值得注意的是，UCIe 联盟的初始成员名单中，没有苹果、英伟达等芯片圈知名“狠角色”，也完全没有中国大陆厂商的身影。
英伟达可能是因为其业务高毛利，对成本不敏感，暂时对 chiplet 这种设计方式不太感兴趣，再加上英伟达有自己的片间互连协议 NVLink，与英特尔对数据中心场景的一些期望不一致，因此支持 UCIe 与否不是必须为之。而苹果上周最新发布的电脑芯片 M1 Ultra，已是在 chiplet 方向上的一次成功尝试。
至于面向国内芯片企业，有一个问题值得商榷：UCIe 标准的“开放”，究竟是何种程度的开放？
▲ UCIe 的介绍是一个开放的行业标准互连
“我们认为的开放，应该是从标准的协议到参考实现都是开放的，但是我们看到英特尔所标榜的这些标准，从 PCIe 到 CXL、AIB 和 UCIe，实现参考设计所需要的技术细节，你都在标准协议中找不到的。”
郝沁汾曾向另一家更早开展 chiplet 互连标准制定的美国组织 ODSA 写邮件询问，还托以前的同事去交流，结果对方明确告知，该标准中很多涉及实现的技术细节是不能对中国开放的。这与美国政府的“视同出口”规定有关，美国企业假如没有申请出口许可就将技术输向海外，哪怕只是在标准会议中的技术探讨，都属于违规。
因此，在中美关系仍较为紧张的情况下，美国技术联盟如果贸然将大陆厂商拉进去，会承担法规方面的风险。
“标准有国界”的警钟三年前就敲响过。2019 年 5 月，美国商务部宣布将华为列入实体清单，随后 PCIe 组织 PCI-SIG 曾短暂地停掉华为的会员资格。再结合近期的俄乌战事，可以看到科技已经“武器化”，假如哪天美国政府再次升级技术出口管制措施，依赖国际标准的国内企业可能要吃些苦头。
在芯谋研究分析师张先扬看来，UCIe 的出现，代表着全球半导体产业已经进入到成熟的产业阶段。但 UCIe 是否具有持续的市场前景，主要看未来 chiplet 与高度集成的单片芯片是否会形成差异化的市场结构，这一点很像大家在讨论的 ASIC 和 FPGA 谁是最终归属的问题。
此外，UCIe 产业联盟成员基本可形成一个小的产业生态闭环，这将进一步提高各产业环节的集中度，并巩固了龙头优势，是否会真正利好半导体产业的发展也是存疑的。
“尤其需要注意到英特尔在美国半导体产业中扮演的敏感角色，在此特定背景下，我们不希望看到 UCIe 会成为政治化的工具。”他告诉芯东西。
张先扬认为，国内方面，我们要继续走好自己的路，在加速国产化替代的同时，做好应对一切冲击的准备，UCIe 提供了一种可参考的产业平台机制，我们亦可以通过组建内部产业联盟的方式来优化产业分工，进一步加快国内产业发展，提高国内半导体产业对于冲击的耐受力。
这也是郝沁汾决定另起炉灶，在国内构建一套原生 chiplet 标准的初衷。
03. 国内外 chiplet 标准有何异同？
2021 年 5 月，中国计算机互连技术联盟（CCITA）在工信部立项了 chiplet 标准，即《小芯片接口总线技术要求》，由中科院计算所、工信部电子四院和国内多个芯片厂商合作展开标准制定工作。
目前，该标准的第一版草案已经完成，按照流程即将于第一季度在工信部中国电子技术标准化协会网站上挂网征求意见。值得注意的是，UCIe 第一版在 2022 年 1 月份发布，也就意味着它与国内 chiplet 标准开始制订的时间大致相近。
为什么 UCIe 不能帮助我们国家的芯片企业解决关键技术问题？要回答这个问题，需从协议本身来看。
UCIe 支持标准封装、先进封装，其中标准封装属于入门级，只能用在不追求高性能的芯片中，而它列出的英特尔 EMIB、台积电 CoWoS、日月光 FoCoS-B 三种先进封装方式，大陆工厂目前都不支持。
▲ UCIe 支持的封装方式
在郝沁汾看来，先进制程停滞背景下，chiplet 面临着很好的机会，但我国面临的最现实问题，不是先进制程停滞，而是先进制程被禁运了怎么办？
战略风险在于，倘若 UCIe 支持的三种先进封装技术被禁运，大陆厂商想用 UCIe 协议，只能采用标准封装的方式。而采用标准封装方式的 chiplet 间互连带宽，仅有采用先进封装带宽的 1/6，性能大幅缩水。
在标准组成上，UCIe 主要由 D2D 适配层、物理层（含封装）组成，图中虚线以上是既有协议，CXL 或 PCIe。我国的《小芯片接口总线技术要求》也有类似的组成，由链路适配层、物理层及封装组成。
▲ UCIe 分层协议的组成
两个标准的关键区别之一在于，UCIe 在 D2D 组成的芯片中，加入了一种叫 retimer 的功能芯片定义，它负责把信号由并行转成串行，然后以更高速度传送到较远的地方。郝沁汾谈道，这个目的主要是为了实现英特尔自身在数据中心中 CPU 和内存解耦、资源池化方案。
国内《小芯片接口总线技术要求》则不包括这部分内容，而是一个纯粹的 D2D 互连标准。
郝沁汾认为，我国的标准更加符合国情。比如在物理层，国内 chiplet 标准同时支持单端信号和差分信号，单端的信号是一根线，差分信号是一对线，可以把信号传的更远一点。
通过 chiplet 将两个芯片互连，只要支持差分信号，就能使国内某些加速器芯片厂商实现将相同的芯片通过差分信号接口相连，以拓展总体性能的目的。这种先用成熟工艺做出小芯片、再用先进封装技术把它们拼在一起的方式更加廉价经济，可替代采用 7nm、5nm 先进制程工艺生产芯片的昂贵方案。
上周苹果最新推出的最强电脑芯片 M1 Ultra，其实现方式与国内的 chiplet 标准更为类似。
而 UCIe 只支持通过单端信号实现 D2D 互连，与国内厂商的现阶段诉求不一致，实用性欠佳。
郝沁汾告诉芯东西，国内 chiplet 标准既支持像台积电 CoWoS 等先进封装方式，也支持国内先进封装方法的最新积累，这样国内企业万一被施加技术限制，至少还有个备用方案，而不至于措手不及。
04. chiplet 是我国必须抓住的技术机会
“我们认为，集成电路互连技术现阶段对我们国家的价值，主要是解决我们完全无法使用先进制程的问题，如采用 28nm 的芯片，通过 chiplet 的方式，使其性能和功能接近 16 甚至 7nm 工艺的芯片性能。”
据郝沁汾分享，以先进制程节点演变为特点的传统集成电路工业，是物理化学学科的高度发展结晶，产业链条又大部分分布在美国、欧洲、日本，很难一下子在几年内就缩短距离。
倘若先进制程技术的供应受阻，国内厂商可以借助集成电路互连技术，绕道达成性能目标 —— 通过集成电路互连技术把采用成熟工艺制程的芯片连接在一起，在先进封装技术的支持下，实现或接近实现一个需要采用先进制程做出的芯片性能，就有可能走出一条绕过技术封锁的新路径。
他谈道，虽说芯片功耗可能会相对较高，但毕竟“天下没有免费的午餐”，这种技术手段至少使我们能越过先进制程被禁的问题，因此，chiplet 是我国面临的一个绝佳技术机会，一定要抓住。
“在现有的形势下，我们必须打造我国原生的技术标准，在特殊情况发生的时候以备不测。同时我们也要保持开放的心态。”郝沁汾说，“对一切能够帮助我们提升标准的技术含量和质量的组织和个人，我们都持欢迎的态度。”
他提到中国从来没有排斥过西方标准，然而从事实来看，UCIe 对大陆厂商不能算作“友好”，由美国企业主导的“开放生态联盟“可以实现西方意识形态范围之内的开放，但是对中国而言，盲目相信美国企业的开放，是非常危险的一件事情。
需明确的是，chiplet 不是一种谁都能做的芯片，也不是所有类型的芯片都能从这一技术方向受益。
张先扬告诉芯东西，chiplet 目前主要针对一些超贵的芯片，其主要优势是产品开发周期短、成本相对低，但要投入这一技术，存在前期开发投入大、成本优化有限等问题。从产业角度来看，目前只有具有强大设计能力的公司可以做 chiplet。
加入国内 chiplet 标准联盟也并非零门槛。“我们的要求是，或者是 chiplet 的技术组件供应者，或者是用户，除此之外，并没有其他的门槛，我们希望大家能多贡献。”郝沁汾说。
他谈道，目前，制订标准的难度主要在于，一方面需要十分有经验的技术专家，但国内相应的人才仍很欠缺；另一方面，由于历史原因，在国内，制订 chiplet 标准所需的 IP 成员依然十分匮乏，比如能够做物理层技术的公司只有几家，远远不够。
同时，郝沁汾告诉我们，国内标准工作组计划在今年年中启动围绕标准的技术验证工作，组织参与企业共同完成技术验证，做一个能真正落地的标准，其中部分经费由无锡芯光互连技术研究院提供。
即将进入征求意见阶段的标准草案，预计将于今年第二季度完成技术验证的计划制订，年底前完成技术验证，并完成标准文本的确定，进行标准第一个版本的发布工作，首个版本发布即可用。
郝沁汾还透露，下一步，他们将围绕技术标准，开发相应的参考设计，并孵化相应的企业，以推动我国集成电路行业围绕集成电路互连技术形成更加广泛的社会分工。
05. 结语：路漫漫其修远兮
国内《小芯片接口总线技术要求》标准制定工作的开展，是我国在探索新一代芯片技术发展道路上的重要尝试，尤其在地缘纷争频发的国际背景下，这一尝试颇具战略意义。
谈及更长远的目标，郝沁汾希望能在 3-5 年之内，首先使中国计算机互连技术联盟内部的芯片设计成员能够使用这个标准。
“但是做到像 PCIe、CXL 这样的普及程度，还需要更长时间，也需要国内企业的支持。”他提到一个客观难点，尽管很多国内企业已经意识到 chiplet 标准很重要，但对于一些仍处在求生存阶段的芯片厂商来而言，这个标准并不能帮它们解决眼前的生存问题。
“从土壤看，国内比以前强了很多，比理想的目标还有距离。但是我觉得，不放弃，一直做下去，还是会有一些成效的。”郝沁汾说。
